[发明专利]浅槽的形成方法有效
| 申请号： | 201310066219.7 | 申请日： | 2013-03-01 |
| 公开（公告）号： | CN104022063B | 公开（公告）日： | 2017-09-29 |
| 发明（设计）人： | 张翼英 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L21/308;H01L21/28 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人： | 屈蘅,李时云 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 形成 方法 | ||
【权利要求书】：
1.一种浅槽的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上具有自下至上依次层叠的栅极层和掩膜层；
选择性去除所述掩膜层，以形成掩膜图形；
对所述栅极层进行刻蚀，以形成栅极；
用等离子体对所述栅极进行氮化处理，以在所述栅极的侧壁形成一保护层；以及
以所述掩膜图形为掩膜，对所述半导体衬底进行刻蚀，以形成浅槽，所述刻蚀时所述保护层保护所述栅极不被损伤，使得所述栅极具有光滑、平整的侧壁。
2.如权利要求1所述的浅槽的形成方法，其特征在于，所述半导体衬底和所述栅极层之间还包括一刻蚀停止层。
3.如权利要求1所述的浅槽的形成方法，其特征在于，所述掩膜层为单层掩膜层或多层掩膜层。
4.如权利要求3所述的浅槽的形成方法，其特征在于，所述多层掩膜层为自下至上依次层叠的氮化物掩膜层和氧化物掩膜层。
5.如权利要求1所述的浅槽的形成方法，其特征在于，所述栅极层为磷掺杂栅极层。
6.如权利要求5所述的浅槽的形成方法，其特征在于，所述栅极层中磷的掺杂浓度为1E19/cm3～1E20/cm3。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310066219.7/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
