[发明专利]一种板间串行通信系统及方法

说明书

技术领域

本发明涉及一种板间串行通信系统及方法，特别涉及一种无需随路时钟的板间串行通信系统及方法。

背景技术

目前大多数大型通信设备（如传送网设备、无线基站设备、核心网设备、电力系统控制设备等）均包含了不同功能的主板、业务板、调度板等，各单板间通过背板走线进行数据通信。

在某些场景下，需要单板之间进行速率较快的数据通信，用以传送配置或者其他数据以及控制信息。具体地，例如在传送网设备里，主板FPGA和业务板FPGA之间需要进行DCN数据通信。

现有技术中，有的采用以太网通信方式，有的采用SPI总线方式，使用较多的是采用直接的随路时钟串行通信方式。这几种方式中，以太网通信方式需要较多的背板走线，提升了对背板布线的压力；SPI通信效率不够；而直接随路时钟串行通信方式对时序要求高，尤其当业务单板在不同槽位时，时序会发生很大变化，设计时通信可靠性难以保障，可靠性测试时需要遍历各种形态子架和各槽位，给设计带来复杂度。另外地，当源端存在主备板时，接收端可能需要选择随路时钟，进而引入门控时钟，进一步降低了系统可靠性。

故有必要设计一款板间串行通信系统及方法来解决上述缺陷。

发明内容

本发明提出一种板间串行通信系统及方法，解决了现有技术中通信可靠性不高，设计复杂的缺陷；本发明设计简单，通信可靠性高，且通信效率高。

本发明的技术方案是这样实现的：

一种板间串行通信系统，其包括发送模块和接收模块，所述发送模块与所述接收模块信号连接；所述发送模块包括发送数据缓冲模块和发送数据编码模块，所述发送数据缓冲模块与所述发送数据编码模块信号连接；所述接收模块包括接收数据动态采样模块、接收数据解码模块和接收数据缓冲模块，所述接收数据动态采样模块与所述接收数据解码模块信号连接，所述接收数据解码模块与所述接收数据缓冲模块信号连接；所述发送数据缓冲模块用于缓存发送数据，其包括缓存队列模块与发送控制状态机，所述发送控制状态机用于控制发送数据和同步标志字段；所述发送数据编码模块用于对数据进行编码和循环冗余校验码CRC校验，并发送出串行数据；所述接收数据动态采样模块用于对接收的串行数据进行采样，并根据所述同步标志字段对采样相位进行动态同步；所述接收数据解码模块用于对接收数据进行解码，并进行CRC校验；所述接收数据缓冲模块用于缓存接收数据，数据缓存于接收队列后即使用。

进一步，所述发送数据编码模块与所述接收数据动态采样模块信号连接。

进一步，所述发送数据编码模块采用高级数据链路控制HDLC编码。

进一步，所述接收数据动态采样模块包括四倍采样模块、匹配搜索模块和相位选择模块，所述四倍采样模块与所述匹配搜索模块信号连接，所述匹配搜索模块与所述相位选择模块信号连接。

进一步，所述四倍采样模块与所述发送数据编码模块信号连接。

一种板间串行通信方法，其包括如下步骤：（1）通过发送数据缓冲模块将数据传输至发送数据编码模块；（2）通过所述发送数据编码模块对数据进行处理，对数据进行编码，同时加上CRC校验，将其转成串行数据；（3）通过接收数据动态采样模块接收所述发送数据编码模块编码的串行数据，将其传输至接收数据解码模块；（4）接收数据动态采样模块接收上述串行数据，并对其进行采样，根据同步标志字段对采样相位进行动态同步；（5）通过接收数据解码模块对接收的串行数据进行解码，并进行CRC校验；（6）通过接收数据缓冲模块缓存接收数据，数据缓存于接收队列供后级使用。

进一步，系统板间通过单根数据线完成串行数据通信。

进一步，所述发送数据编码模块采用高级数据链路控制HDLC编码。

进一步，所述HDLC编码在帧长达到最大后强制发送同步标志字段。

本发明提供一种通信设备板间无需随路时钟的串行数据通信方法，能够在很小的编码开销下，可靠地用一根数据线实现数据传输。此方法的优点在于：

1）通信速率高。在4倍串行数据发送频率的时钟能被FPGA处理的情况下，串行数据速率可达50Mbps以上。

2）物理走线减少。进行数据通信的单板间只需要一根数据线即可完成数据传输。这样可以极大地减轻背板走线压力，同时还可以节省FPGA管脚资源，减轻单板布线压力。

3）无时序压力。如上所描述的方法在接收端FPGA对接收数据没有任何相位要求，这样单板在不同槽位的时序差别对系统稳定性无影响，更无需大量槽位遍历测试。

附图说明