[发明专利]一种PMOS管的掺杂方法

说明书

技术领域

本发明属于半导体集成电路制造领域，具体来说涉及一种PMOS管的掺杂方法。

背景技术

在半导体集成电路领域，PMOS晶体管是各种电路的基础单元之一。随着信息技术的发展，对于信息数据的处理速度要求越来越高，对其中采用的PMOS晶体管的频率响应特性要求也越来越高。然而，PMOS晶体管的寄生电容随着工作频率的升高起到越来越大的负面作用，如何减小这些寄生电容对PMOS运算放大器的影响，已经成为提高PMOS晶体管频率响应特性的关键。

请参照图1，其为现有技术中制造PMOS晶体管的掺杂方法，其步骤为：在P型衬底100上形成N型阱，在该N型阱的表面上形成栅氧化层103和硬质掩模层104，采用离子注入（图1中的200）工艺对N型阱进行掺杂，以形成P型的源区101和漏区102。

这种现有的掺杂方法中，从理论上来说，当进行离子注入时，应预先调整离子束发射装置，并使离子束发射装置所发射的离子束垂直于衬底表面。由于采用垂直离子注入的方式，因此，其寄生电容无法有效的减小。

中国专利申请2009101958587公开了一种掺杂方法，该方法在半导体衬底上形成栅极结构，并在栅极结构两侧形成侧壁层后，调整离子束的角度，并使离子束与衬底表面的垂直方向保持一固定夹角，采用预设的离子注入剂量的一半对栅极两侧的衬底进行轻掺杂或重掺杂；然后，将晶圆在水平方向上旋转180度，采用预设的离子注入剂量的一半再次对栅极两侧的衬底进行轻掺杂或重掺杂，形成轻掺杂漏极和轻掺杂源极，或漏极和源极。这种方法虽然能够达到减小寄生电容的效果，但是这种方法在掺杂过程中，其首先以一定角度进行一半剂量的掺杂后，还需要将晶圆在水平方向上旋转180度后再次进行另一半剂量的掺杂，因此，这种方法在掺杂过程中必须经过“半剂量掺杂-掺杂停止-旋转180度-再次半剂量掺杂”的过程，这种两次掺杂的方法的效率并不能让人满意。

发明内容：

本发明要解决的技术问题是提供一种既能有效减小寄生电容，又能提高效率的掺杂方法。

本发明提出的PMOS管的掺杂方法包括如下步骤：

1．在P型半导体衬底上通过杂质扩散的方法形成N型阱；

2．在N型阱的表面上形成栅氧化层后，在栅氧化层上淀积硬质掩模层；

3．漏区的第一次离子注入：以离子束与水平方向成α的角度对N型阱进行掺杂，掺杂杂质为P型杂质，掺杂剂量为漏区总掺杂剂量的1/2；其中，硬质掩模层的高度为：在进行漏区的第一次离子注入时，通过该硬质掩模层的遮挡，离子束仅能对漏区进行掺杂，而源区无离子注入；

4．源区的第一次离子注入：以离子束与水平方向成（90°+α）的角度对N型阱进行掺杂，掺杂杂质为P型杂质，掺杂剂量为源区总掺杂剂量的1/2；其中，硬质掩模层的高度为：在进行源区的第一次离子注入时，通过该硬质掩模层的遮挡，离子束仅能对源区进行掺杂，而漏区无离子注入；

5．漏区的第二次离子注入：重复步骤3，直至漏区完成全部剂量的掺杂。

6．源区的第二次离子注入：重复步骤4，直至源区完成全部剂量的掺杂。

7．对完成掺杂后PMOS管进行进行退火，以激活掺杂杂质。

附图说明：

图1为现有的PMOS管的掺杂方法示意图。

图2为本发明提出的PMOS管的掺杂方法的示意图。

具体实施方式：

下面通过具体实施方式对本发明提出的掺杂方法进行详细说明。

实施例

如图2所示，本发明提出的掺杂方法包括如下步骤：

1．在P型半导体衬底100上通过杂质扩散的方法形成N型阱，

2．此后在该N型阱的表面上形成栅氧化层103，在栅氧化层103上淀积硬质掩模层105；

3．漏区102的第一次离子注入：以离子束200与水平方向成α的角度对N型阱进行掺杂，掺杂杂质为P型杂质，掺杂剂量为漏区102总掺杂剂量的1/2；其中，硬质掩模层105的高度为：在进行漏区102的第一次离子注入时，通过该硬质掩模层105的遮挡，离子束200仅能对漏区102进行掺杂，而源区101无离子注入；即如图2所示，在进行漏区102的第一次离子注入时，由于硬质掩模层105的遮挡，离子束200’（其方向与离子束200平行）无法对源区101进行离子注入；