[发明专利]采用N沟道和P沟道MOS晶体管的模拟浮动栅极存储器制造工艺

权利要求书

1.一种在基体的半导体表面形成的模拟浮动栅极电路，其包括用于模拟半导体集成电路的电气可编程电容器结构，所述模拟浮动栅极电路包括：

在所述模拟浮动栅极电路的半导体表面的多个有源区域；

设置在所述半导体表面的所述多个有源区域上的栅极介电膜；

第一多晶硅电极，其在其整个长度上被掺杂为第一导电类型，并设置在所述栅极介电膜上且在所述多个有源区域上延伸；

电容器介电膜，其在所述第一多晶硅电极上；以及

第一导电极板，其包括金属并在导体水平形成，所述第一导电极板设置在所述第一多晶硅电极的一部分之上，且所述电容器介电膜位于所述第一导电极板和所述第一多晶硅电极的一部分之间；

其中所述多个有源区域的第一有源区域包括：

与所述第一导电类型相对的第二导电类型的第一源极/漏极区域和第二源极/漏极区域，其设置在所述第一多晶硅电极在其上延伸的部分的相对侧上的所述第一有源区域的表面；以及

沟道区域，其设置在所述第一源极/漏极区域和第二源极/漏极区域之间，并在所述第一多晶硅电极和栅极介电膜下面，所述沟道区域具有所述第一导电类型的表面部分和设置在所述第一多晶硅电极下面的选择的深度的所述第二导电类型的掩埋部分；

并且其中所述多个有源区域的第二有源区域由以下构成，所述第一多晶硅电极设置在所述第二有源区域的一部分之上：

第一导电类型的第一源极/漏极区域和第二源极/漏极区域，其设置在所述第一多晶硅电极在其上延伸的部分的相对侧上的所述第二有源区域的表面；以及

设置在所述第一源极/漏极区域和第二源极/漏极区域之间并在所述第一多晶硅电极和栅极介电膜下面的所述第二导电类型的沟道区域。

2.根据权利要求1所述的模拟浮动栅极电路，其中所述第一导电类型是n型，而所述第二导电类型是p型。

3.根据权利要求2所述的模拟浮动栅极电路，其中所述第一多晶硅电极在第三有源区域和第四有源区域上延伸，其中所述栅极介电膜设置在所述第三有源区域和所述第四有源区域之间，从而分别形成第一隧道电容器和第二隧道电容器。

4.根据权利要求3所述的模拟浮动栅极电路，进一步包括：

在所述第三有源区域的表面的n型源极和漏极掺杂区域，其设置在所述第一多晶硅电极的相对侧上的位置；以及

在所述第四有源区域的表面的p型源极和漏极掺杂区域，其设置在所述第一多晶硅电极的相对侧上的位置。

5.根据权利要求1所述的模拟浮动栅极电路，进一步包括：

硅化物阻挡二氧化硅，其设置在所述第一多晶硅电极上；

第二多晶硅电极，其至少具有被金属硅化物覆层的部分，并且由和所述第一多晶硅电极相同的多晶硅层形成；

其中所述电容器介电膜设置在所述第一多晶硅电极上的硅化物阻挡二氧化硅上。

6.根据权利要求5所述的模拟浮动栅极电路，其中所述电容器介电膜设置在所述第二多晶硅电极的覆层部分上；

并且所述模拟浮动栅极电路进一步包括：

第二导电极板，其包括金属并在导体水平形成，所述第二导电极板设置在所述第二多晶硅电极的覆层部分上，且所述电容器介电膜位于所述第二导电极板和所述第二多晶硅电极的覆层部分之间。