[发明专利]LDPC译码方法

说明书

技术领域

本发明属于LDPC译码领域，涉及一种LDPC译码方法。

背景技术

目前LDPC(Low-Density Parity-Check)码译码方法的实现过程中，普遍存在逻辑资源不能被高效利用情况。传统的译码算法CNU和VNU按照串行顺序进行运算，每部分的运算都需要等待另一部分的运算结果，这使得CNU和VNU的利用率都只有50％，无法再进一步提高，严重影响了译码的速度；虽然近期有方法指出，通过拆分校验矩阵的方法提高了CNU和VNU的利用率，并使得CNU的利用率达到了100％，但是CNU运算之后需要整合拆分的校验矩阵信息才能开始进行VNU的运算，因此对速度也构成了一定的影响；近期的另一种实现方案给出两路输入时分复用CNU和VNU的实现方案，虽然该方案使得速度和逻辑单元利用率都有了显著提升，但是存储资源的双倍消耗是很难承受的，尤其对于CCSDS近地通信标准这类每个循环子矩阵中都有两组1的情况，存储资源的开销就更大了。

发明内容

本发明要解决的技术问题是：针对现有技术的不足，提供了一种LDPC译码方法，通过采用本发明较传统算法中变量节点运算和校验节点运算顺序进行的技术方案，提高了LDPC码的译码吞吐量。

为解决上述技术问题，本发明的技术方案为：

一种LDPC码译码方法，包括以下步骤：

确定校验矩阵中的一个复用行；并对所述复用行中的每个译码单元进行划分，确定所述译码单元中的一次校验节点运算部分、二次校验节点运算部分和一次变量节点运算部分和二次变量节点运算部分，

在第K次迭代处理中，

对所述复用行进行一次处理：当对所述一次校验节点运算部分进行第K次校验节点更新运算时，对所述一次变量节点运算部分进行第K-1次变量节点更新运算；

完成对所述复用行的首次处理后，对校验矩阵中除所述复用行外的其他行进行顺序校验据节点更新；

完成对所述其他行的顺序迭代后，对所述复用行进行二次处理：对所述二次校验节点运算部分进行第K次校验节点更新运算，同时对所述二次变量节点运算部分进行第K次变量节点更新运算。

所述复用行为在所述校验矩阵中任意选择的一行。

对所述复用行中的每个译码单元进行划分的方法为：

将所述译码单元按列方向等分为两部分，分别所述一次校验节点运算部分和所述二次校验节点运算部分；

在对所述一次校验节点运算部分进行所述第K次校验节点更新运算时，根据所述校验节点更新运算和所述变量节点更新运算的速度，确定所述第K-1次变量节点运算的起始位置和截止位置作为所述一次变量节点运算部分，且保证所述第K校验节点更新运算和所述第K-1次变量节点更新运算对该所述译码单元中的点不发生运算冲突。

所述校验矩阵用于对(8176，7154)LDPC码进行译码。

所述校验矩阵共有两行。

本发明与现有技术相比具有如下优点：

本发明给出的译码方法避免了传统译码方案中必须先进行完CNU运算才能进行VNU运算的弊病，通过改变CNU和VNU运算的顺序，使得在CNU没有结束时就提前进行VNU的运算，同样地，在VNU没有结束时，就开始了接下来的CNU的运算，而且采用了一定的运算手段，保证这两个运算在进行的过程中互不干扰，从而提高了运算的耦合度，这样就使得译码器的吞吐量大大增加。在本发明译码方法中，通过增大CNU和VNU之间的耦合度，在对(8176，7154)LDPC码进行译码时，能够使得CNU运算单元的利用率达到100％，而传统的实现方案中，CNU和VNU运算单元的利用率均为50％。高效地利用运算单元意味着逻辑资源的高度节约。

且本发明所述的译码方法同样适用于其他LDPC码，且都可提高LDPC码的译码吞吐量。

本发明的所述的译码方法虽然主要针对的是CCSDS近地通信标准LDPC码而言的，但并没有利用该码型的特定结构，因此整个的方法的可移植性，广适用性强，可以对其他的LDPC码应用该发明中给出的方案进行译码，从而提高译码速度。

附图说明

图1为本发明中的改进双向部分并行译码结构；

图2为本发明中的用来举例说明的准循环矩阵；

图3为本发明的行块A中子矩阵col、headA、midA和endA位置；

图4为本发明的译码处理顺序图示意图；

图5为本发明的第一阶段处理数据示意图；

图6为本发明的第三阶段处理数据示意图。

图7为本发明的处理时序图。