[发明专利]基于深亚微米CMOS工艺适用于大规模像素阵列的像素结构

权利要求书

1.一种基于深亚微米CMOS工艺适用于大规模像素阵列的像素结构，包括有由PCCT发生器（A1）、时序控制电路（A2）和阵列共用的全局计数器（A3）构成的芯片级（A），其特征在于，还设置有输入端与芯片级（A）的输出端相连的数字像素结构（B），所述的数字像素结构（B）是由PWM工作模式的像素结构（B1）和像素级寄存器（B2）构成，其中，芯片级（A）中的PCCT发生器（A1）的输出电流I_PCCT通过电流镜结构输入到PWM工作模式的像素结构（B1）中晶体管M_CS的漏端，芯片级（A）中的全局计数器（A3）的输出端连接所述的像素级寄存器（B2）的输入端，所述的PWM工作模式的像素结构（B1）的输出端连接像素级寄存器（B2）的写控制端。

2.根据权利要求1所述的基于深亚微米CMOS工艺适用于大规模像素阵列的像素结构，其特征在于，所述的PWM工作模式的像素结构（B1）包括有：晶体管M₁、M₂、M₃、M_RST、Mcs、反相器Inv1和反相器Inv2，所述的晶体管M₃的栅极连接芯片级A中的PCCT发生器A1的晶体管M₄栅极，晶体管M₃的源极、反相器Inv1、Inv2中的PMOS晶体管源极和用于开关的晶体管M₁的源极共同连接电源，晶体管M₃的漏极分别连接复位晶体管M_RST的源极、比较晶体管Mcs的漏极以及反相器Inv1的输入端，晶体管M_RST、M₁、M₂的栅极连接芯片级时序控制信号，晶体管M_RST的漏极分别连接光电二极管PD的反向输入端，以及晶体管Mcs的栅极，光电二极管PD的另一端接地，晶体管Mcs的源极连接反相器Inv2的输出端，反相器Inv1、Inv2中的NMOS源极接地，反相器Inv1的输出端连接晶体管M₂的漏极，用于开关的晶体管M₂的源极和晶体管M₁的漏极共同连接反相器Inv2输入端以及像素级寄存器B2的写控制端。

3.根据权利要求1所述的基于深亚微米CMOS工艺适用于大规模像素阵列的像素结构，其特征在于，所述的电流镜结构是由PCCT发生器（A1）中的晶体管M4的栅极与PWM工作连接模式的像素结构（B1）中的M3的栅极相连构成。

4.根据权利要求1所述的基于深亚微米CMOS工艺适用于大规模像素阵列的像素结构，其特征在于，所述的PCCT发生器（A1）是基于5位电流DAC的PCCT发生器。

5.根据权利要求1所述的基于深亚微米CMOS工艺适用于大规模像素阵列的像素结构，其特征在于，所述的全局计数器（A3）的输出端与所述的像素级寄存器（B2）的输入端之间是多位连接，所述的像素级寄存器（B2）的输出为多位输出。