[发明专利]基于ART结构的硅基沟槽内生长GaAs材料的NMOS器件

说明书

技术领域

本发明涉及一种制备硅基NMOS器件的方法及相应的NMOS器件。具体来说，本发明涉及将MOCVD和高深宽比沟槽限制技术(Aspect RatioTrapping，ART)结合起来生长材料结构并制备硅基NMOS器件。

背景技术

在过去的近十年，大规模集成电路技术突飞猛进，很大程度上与MOS晶体管的使用和发展有关系。MOS晶体管自从进入集成电路制造行业，通过不断的发展，至今已经成为工业中最重要的电子器件之一。但是，电子信息产业的发展对集成元器件提出了更高的要求，根据国际半导体产业技术发展蓝图(ITRS2009)的预测，2012年MPU的物理栅长将缩小到22纳米。然而，随着集成电路技术发展到22纳米技术节点以下时，使得硅(Si)集成电路技术在速度、功耗、集成度、可靠性等方面受到一系列基本物理问题和工艺技术的限制，并且昂贵的生产线建设和制造成本使集成电路产业面临巨大的投资风险，传统的硅CMOS技术采用“缩小尺寸”来实现更小、更快、更廉价的逻辑与存储器件的发展模式已经难以维持。因此，ITRS清楚的提出，“后22纳米”CMOS技术将采用全新的材料、器件结构和集成技术，集成电路技术将在“后22纳米”时代面临重大技术跨越及转型。

这样，一些替代硅的材料，如石墨烯，碳纳米管，高迁移率锗(Ge)和III-V半导体材料以及一些新的器件等成为最近几年的研究重点，其中尤以III-V半导体最为重要。硅基III-V族化合物半导体材料的制备开始于上世纪80年代，迁移率和饱和速度比硅大好几倍，他们在低场和高场下都具有优异的电子输运性能，是超高速、低功耗NMOS的理想沟道材料。为了应对集成电路技术所面临的严峻挑战，采用与硅工艺兼容的高迁移率III-V族半导体材料代替硅沟道，以大幅度提高NMOS的速度并实现低功耗工作研究已经成为近期全球微电子领域的前沿和热点。

发明内容

(一)要解决的技术问题

本发明的目的在于提供一种基于ART结构的硅基沟槽内生长GaAs材料的NMOS器件的制备方法，以通过制备高质量的硅基GaAs材料，并作为衬底来制备NMOS器件，以与传统的硅工艺兼容，提高器件的性能和减小功耗。

(二)技术方案

为解决上述技术问题，本发明提出一种制备NMOS器件的方法，包括如下步骤：步骤S1：选择<100>向<111>方向偏离6°～10°的硅衬底，并在此硅衬底上生长SiO₂层；步骤S2：刻蚀所述SiO₂层，以在该SiO₂层上形成多个高宽比大于2的沟槽，并使沟槽底部露出所述硅衬底；步骤S3：在100～150mBar的生长压力下，采用MOCVD工艺在所述沟槽内依次生长势垒层、缓冲层和顶层；步骤S4：在顶层上制作源极、漏极和栅极。

根据本发明的一种具体实施方式，所述硅衬底为p型电阻率大于2000Ωcm的高阻<001>硅。

根据本发明的一种具体实施方式，所述SiO₂层的厚度为500～1000nm，所述形成的沟槽3的宽度为200～300nm。

根据本发明的一种具体实施方式，所述势垒层的材料为Al_0.3GaAs，并以三甲基镓、三甲基铝和砷化氢作为原料，生长过程中V族元素和III族元素的输入摩尔流量比在20和30之间。

根据本发明的一种具体实施方式，所述缓冲层和顶层的材料均为GaAs，并以叔丁基二氢砷和三乙基镓作为原料，生长过程中V族元素和III族元素的输入摩尔流量比在5到15之间。

本发明还提出一种NMOS器件，包括硅衬底和在所述硅衬底上形成的SiO₂层，并且在SiO₂层2中具有多个沟槽，在沟槽中依次生长有势垒层4、缓冲层5和顶层6，在顶层6上形成源极S、漏极D和栅极G，其中所述硅衬底的<100>向<111>方向偏离6°～10°，并且，所述沟槽的深宽比大于2。

根据本发明的一种具体实施方式，所述硅衬底为p型电阻率大于2000Ωcm的高阻<001>硅。

根据本发明的一种具体实施方式，所述SiO₂层的厚度为500～1000nm，所述形成的沟槽3的宽度为200～300nm。

根据本发明的一种具体实施方式，所述势垒层的材料为Al_0.3GaAs。

根据本发明的一种具体实施方式，所述缓冲层和顶层的材料均为GaAs。

(三)有益效果