[发明专利]决定同位元检查阵列的方法以及快闪存储器系统

说明书

技术领域

本发明有关于一种决定同位元检查阵列的方法，用于快闪存储器系统，特别是有关于一种借由彻底地计算对应任何可能候选区块的多个估计结果来决定低密度同位元检查（low-density parity check）的同位元检查阵列的方法，而同位元检查阵列用来对快闪存储器系统所储存的数据进行解码。

背景技术

在电脑与其他电子装置之间的信息通讯可以借由使用各种不同的标准以及技术来实施。通道编码以及错误校正技术可被使用来减少在所接收的信号中由失真以及其他扰乱所引起的错误。此编码以及错误校正可借由在传输通道的末端使用编码器以及解码器来实施。

举例来说，关于低密度同位元检查码（low-density parity check code，LDPC code，亦称为低密度奇偶检查码）的任何规则可使用在快闪存储器系统以对接收到的数据进行编码，且编码后数据（码字（codeword）），接着可储存在快闪存储器中。另一方面，迭代解码器（iterative decoder）通常在对字码进行解码时收敛在一正确解码数值上。在一实施中，系在接收端上使用软性决定（soft-decision）消息传递演算法（message passing algorithm，MPA）以执行LDPC解码。接收到的多个位元（例如通道数值）视为多个变量，且每一变量表示数值是”0”或”1”的机率，且这些变量以解码演算法来表示为对数相似比率（log likelihood ratio，LLR）。消息传递演算法将来自变量节点的消息传（例如LLR）送至检查节点，计算当前迭代的校正子（syndrome），将来自检查节点的消息（例如LLR）送至变量节点，以及以相同方法进行迭代直到达到收敛为止（例如校正子的检查位元全都为”0”）。

然而，LDPC码固有的问题之一是陷阱集合（trapping set）的存在。一个陷阱集合是在任何既定数量的迭代后无法被解码为正确数值的一组位元组。就具有高信噪比（signal-to-noise ratio，SNR）加成性白高斯噪声（additive white Gaussian noise，AWGN）的LDPC解码器而论，所接收的多个位元的错误位元数量通常较小。然而，假使错误位于一些特定变量节点时，这些错误会回馈错误的可靠度数值，且导致一个陷阱集合。简单来说，当对一接收到的字码进行解码时，LDPC解码器可能遭遇到一或多个陷阱集合，这阻止解码器正确地对接收的字码进行解码。一特定LDPC码的最小位元错误率可由固有存在于LDPC码内的陷阱集合数量来支配。

因此，需要有效地找出或决定其固有具有最小数量陷阱集合的LDPC码。换句话说，需要有效地找出或决定一同位元检查阵列，用以定义在错误校正中具有最佳效能的LDPC码。

发明内容

根据本发明的示范实施例，提出一种借由彻底地计算对应任何可能候选区块的多个估计结果来决定低密度同位元检查（low-density parity check）的同位元检查阵列的方法，而同位元检查阵列用来对快闪存储器系统所储存的数据进行解码，且提供一种相关的存储器系统，以解决上述问题。

本发明的一示范实施例提出一种决定一同位元检查阵列的方法。此同位元检查阵列用于一快闪存储器系统。快闪存储器系统自一快闪存储器读取一数据且以同位元检查阵列来对该数据进行解码。同位元检查阵列定义一低密度同位元检查码（low-density parity check code，LDPC code）且包括MxN个区块，其中，M表示在同位元检查阵列中一行的区块数量，且N表示在同位元阵列中一列的区块数量。此方法包括步骤：产生一第一候选方块组以作为MxN个区块中一第一方块组的候选者；计算对应第一候选方块组的多个第一估计结果；根据所述多个第一估计结果来决定MxN个区块中至少一第一区块的内容；产生一第二候选方块组以作为MxN个区块中一第二方块组的候选者；借由考虑第一区块的内容来计算对应第二候选方块组的多个第二估计结果；以及根据所述多个第二估计结果来决定MxN个区块中至少一第二区块的内容。