[发明专利]面向高速缓冲存储器的可综合伪随机验证方法及装置

说明书

技术领域

本发明涉及高速缓冲存储器(Cache)涉及领域，具体涉及一种面向高速缓冲存储器的可综合伪随机验证方法及装置。

背景技术

随着超深亚微米与超大规模集成电路(Very Large Scale Integration，VLSI)的设计技术飞速发展，工艺的特征尺寸越来越小，芯片的规模越来越大，复杂度越来越高，设计周期也越来越长，其中大量的时间消耗在芯片的功能验证上。

所谓功能验证是指无论是行为级、寄存器传输(Register Transition Level，RTL)级还是门级电路都要满足系统规范，其目的是发现芯片逻辑设计中的错误。业界普遍的观点认为，功能验证大约已经占到整个芯片设计周期的70％。形式验证、软件模拟与硬件仿真验证是目前最常采用的功能验证方法。形式验证能够达到100％的覆盖率，但存在状态爆炸问题，导致所验证的设计规模有限；软件模拟验证方法虽然易于查错，但是由于速度慢，当设计规模达到数百万门级甚至到数千万门级时，模拟运行时间开销很大，难以达到较高的覆盖率。而硬件仿真验证中最常用的是基于FPGA(Field Programmable Gate Array)的仿真，具有运行速度块，通常比软件模拟快多个数量级，易达到较高的覆盖率，其不足之处是查错较为困难，测试激励必须是可综合的。因此，当需要提高验证效率与验证覆盖率时，通常会采用硬件仿真验证方法。

高速缓冲存储器(Cache)是微处理器中的关键部件，用于缓解主存与处理器之间性能的不匹配。根据测试激励，可以将Cache验证分为定向验证方法与随机验证方法。Cache验证目前主要面临三个问题：

·第一是庞大的验证空间，Cache部件的设计规模与设计复杂度非常大，需要验证的空间也很巨大，如果采用定向测试，让测试人员编写如此巨大数量的测试向量也是难以完成，并且测试代码的正确性也无法保证；

·第二是验证结果的正确性检查，由于Cache功能非常复杂，输入的测试向量规模也很庞大，得到的输出结果可能也是测试人员无法预料的，如果人为检查运行结果，费时费力，且易于出错，因此迫切需要一种自动化的正确性检查方法；

·第三是验证覆盖率的提高，如果采用定向测试，需要针对每个需要测试的功能点都编写测试激励，耗时长且难度很大，而且很多复杂的组合条件可能人为是无法预测的，因此定向测试难以达到一个较高的覆盖率。

而采用随机验证方法能够较好地解决上述三个问题，可能覆盖到设计与验证人员无法想到的功能边界，生成的测试向量的规模和长度都灵活可控，更好地实现了验证的完备性与充分性。但是完全随机的测试激励也可能会造成验证功能点的重复覆盖，并且一些无谓的重复验证只能减缓功能验证的收敛时间，降低验证的效率。

随机测试生成技术是当前超大规模集成电路验证流程中的重要支撑技术，而随机验证方法是目前该领域的研究热点，因此国内外很多专家学者都对此展开了深入研究：

·2000年，Patrick Girard与Christian Landrault等面向芯片测试中的stuck-at错与bridging错，深入分析与比较了随机与伪随机测试向量的产生方法的优劣。

·2002年，Mike Bartley等通过对两个片上总线桥接控制器的验证，比较了定向验证方法、伪随机验证方法与形式化验证方法，在具体验证过程中，伪随机验证方法发现22个错误，形式化验证方法查出18个错误，而定向验证方法发现14个错误。

·2003年，Liang zhongshu等构造了一种测试激励产生器，它可以产生五种不同模式的随机激励，用于验证嵌入式微处理器。

·2008年，Prabhat Mishra与Nikil Dutt提出了一种设计规范驱动的测试激励生成方法，以减少测试激励的生成时间。

·2012年，Qin Xiaoke等通过分析与划分全局有限状态机的状态空间结构，提出了一种高效的测试激励自动产生技术，用于Cache一致性协议的验证，通过实验表明，该方法能够将生成的测试序列的尺寸减少50％。

国内的学者也在该领域展开了深入研究，取得了很多卓有成效的研究成果：

·2005年，李金娜与袁爱东等采用伪随机验证方法对多Cache一致性进行正确性验证。

·2006年，张蓓莉提出了一种基于功能覆盖率的伪随机验证方法，该方法能够根据功能覆盖率的反馈自动生成测试向量。