[发明专利]电路装置、形成电路装置的方法和用于完整性检查的方法

权利要求书

1.一种电路装置，其包括：

处理器；

存储电路，所述存储电路被连接到处理器，其中处理器被配置为访问存储电路；

阻塞电路，所述阻塞电路被配置为生成阻止处理器访问存储电路的一个或多个随机等待状态信号；以及

完整性检查电路，所述完整性检查电路被配置为在一个或多个随机等待状态信号的等待状态周期期间检查存储电路。

2.根据权利要求1所述的电路装置，

其中，阻塞电路被配置为生成一个或多个随机等待状态信号，所述一个或多个随机等待状态信号在其中处理器被阻止访问存储电路的等待状态周期期间触发完整性检查电路检查存储电路。

3.根据权利要求1所述的电路装置，

其中，处理器被配置为执行至少一个加密算法。

4.根据权利要求3所述的电路装置，

其中，处理器被配置为执行来自下面的加密算法组中的至少一个加密算法，所述组包括：认证算法、密码算法；以及散列函数算法。

5.根据权利要求3所述的电路装置，

其中，处理器被配置为执行来自下面的密码算法组中的至少一个密码算法，所述组包括：对称的密码算法；以及非对称的密码算法。

6.根据权利要求3所述的电路装置，

其中，处理器被配置为执行分组密码算法。

7.根据权利要求5所述的电路装置，

其中，处理器被配置为执行对称分组密码算法。

8.根据权利要求1所述的电路装置，

其中，处理器被配置为执行至少一个加密算法，并且被配置为生成涉及至少一个加密算法的执行属性的相关联的信号；并且

其中，阻塞电路被配置为生成改变相关联的信号的一个或多个随机等待状态信号。

9.根据权利要求8所述的电路装置，

其中，相关联的信号包括来自下面的信息类型组中的至少一个类型的信息，所述组包括：定时信息、功率消耗信息、电磁辐射信息。

10.根据权利要求1所述的电路装置，

其中，阻塞电路被配置为在通过处理器执行指令期间生成一个或多个随机生成的等待状态信号，所述一个或多个随机生成的等待状态信号暂停通过处理器对指令的执行。

11.根据权利要求1所述的电路装置，

其中，完整性检查电路被配置为执行对存储电路中的预定的存储器数据集的完整性检查。

12.根据权利要求1所述的电路装置，进一步包括：

只读存储电路，所述只读存储电路被配置为存储一个或多个完整性检查指令。

13.根据权利要求1所述的电路装置，

其中，完整性检查电路被配置为接收包括存储器数据集和要被检查的存储器数据的位置的一个或多个完整性检查指令。

14.根据权利要求1所述的电路装置，

其中，完整性检查电路被配置为在随机生成的等待状态期间执行对存储电路中的存储器数据的完整性检查，在所述随机生成的等待状态期间暂停通过处理器对指令的执行。

15.根据权利要求1所述的电路装置，

其中，完整性检查电路被配置为执行算法，以确定存储电路中的存储器数据的状态。

16.根据权利要求15所述的电路装置，

其中，完整性检查电路被配置为执行来自下面的算法组中的至少一个算法，所述组包括：密码算法；以及散列函数算法。

17.根据权利要求15所述的电路装置，

其中，完整性检查电路被配置为执行分组密码算法。

18.根据权利要求15所述的电路装置，

其中，完整性检查电路被配置为执行来自下面的密码算法组中的至少一个密码算法，所述组包括：秘密密钥密码算法；以及公钥密码算法。

19.根据权利要求16所述的电路装置，

其中，完整性检查电路被配置为执行对称分组密码算法。

20.根据权利要求15所述的电路装置，

其中，完整性检查电路被配置为确定存储电路中的存储器数据的状态是否与参考状态值相匹配。