[发明专利]半导体器件有效
申请号: | 201310054906.7 | 申请日: | 2013-02-20 |
公开(公告)号: | CN103312312B | 公开(公告)日: | 2017-12-22 |
发明(设计)人: | 铃木成行;铃木正人 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H03K19/0175 | 分类号: | H03K19/0175 |
代理公司: | 广州三环专利商标代理有限公司44202 | 代理人: | 温旭,郝传鑫 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 | ||
相关申请的交叉引用
在此通过参考引入2012年3月14日提交的日本专利申请No.2012-056959的全部公开内容,包括说明书、附图和摘要。
技术领域
本发明涉及半导体器件,并且特别地涉及可适当地用于例如设置有差分信号的输出电路的半导体器件的技术。
背景技术
在差分信号的输出电路中,为了实现高速和长距离传输,重要的是抑制共模电压的变化。例如,当提供预加重电路和去加重电路时,需要使电路仅仅影响输出信号的幅度,而不影响共模电压(common voltage)。
公布的日本待审查专利申请No.2011-71798(专利文献1)公开了一种在设置有去加重功能的输出电路中抑制由信号数据的模式引起的共模电压的变化的技术。具体而言,通过提供检测器检测待传输的数据模式,在出现特定传输数据模式及其反向模式时补偿输出电路的电流。
在公布的日本待审查专利申请No.2011-142382(专利文献2)公开的输出电路中,当向差分输出信号的高电势侧上的输出信号施加去加重时,流过供给相关的去加重电流的晶体管的电流减少。
公布的日本待审查专利申请No.2010-283453(专利文献3)公开的输出电路设置有如下电路:所述电路在预加重时加强差分输出信号的预加重操作,并且在去加重时切断已执行差分输出信号的预加重的通路,接通高电势侧电源与低电势侧电源之间的电流通路。
此外,作为与上述技术相关的技术,存在下面引用的其它专利文献。公布的日本待审查专利申请No.2007-60072(专利文献4)公开了一种输出电路,其具有用于利用简单配置执行幅度极限测试的模式,而不影响用于执行去加重的正常工作模式。公布的日本待审查专利申请No.2009-171562(专利文献5)公开了一种将比较器电路用作共模电压调整电路的技术。
(专利文献1)公布的日本待审查专利申请No.2011-71798
(专利文献2)公布的日本待审查专利申请No.2011-142382
(专利文献3)公布的日本待审查专利申请No.2010-283453
(专利文献4)公布的日本待审查专利申请No.2007-60072
(专利文献5)公布的日本待审查专利申请No.2009-171562
发明内容
顺便提及,在差分输出电路中,当不存在待传输的数据时,可以将差分输出电路的工作模式设定为空闲模式以便节省功耗。在空闲模式下,差分输出电路的输出端子对变为彼此等电势(共模电压)。有必要使空闲模式下的共模电压基本等于正常模式下的差分信号的共模电压。然而,调整空闲模式下的共模电压的技术至今为止几乎是不知道的。
根据本说明书和附图的描述,本发明的其它目的和新颖特征将变得明朗。
根据一个实施例,在半导体器件中设置的输出电路包括第一端接电阻器、第二端接电阻器和使电流流过这些端接电阻器的驱动电路。配置该输出电路以调整流过第一端接电阻器和第二端接电阻器的电流值或者第一端接电阻器和第二端接电阻器的电阻值。
本发明还提供一种用于抑制具有输出电路的半导体器件的空闲模式和正常模式中的共模电压的变化的方法,该方法包括:
提供输出电路,该输出电路包括:
第一输出节点;
第二输出节点;
第一端接电阻器,耦合在第一电源节点和第一输出节点之间;
第二端接电阻器,耦合在第一电源节点和第二输出节点之间;以及
驱动电路,可操作以使第一电源节点与第二电源节点之间的恒定电流流过第一端接电阻器和第二端接电阻器中的至少一者,
其中,在正常模式下,当驱动电路响应差分输入信号使恒定电流流过第一端接电阻器和第二端接电阻器中的一者时,输出电路从第一输出节点和第二输出节点输出与所述输入信号对应的差分信号,
其中,在空闲模式下,当驱动电路使恒定电流流过第一端接电阻器和第二端接电阻器这两者时,输出电路从第一输出节点和第二输出节点输出空闲电压,并且
其中,输出电路调整流过第一端接电阻器及第二端接电阻器的电流值和第一端接电阻器及第二端接电阻器的电阻值中的一者,以使在空闲模式下输出的空闲电压等于在正常模式下输出的差分信号的共模电压。
根据本实施例,可以抑制空闲模式和正常模式下的共模电压的变化。
附图说明
图1是大致图示了根据实施例1的半导体器件1的配置的框图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310054906.7/2.html,转载请声明来源钻瓜专利网。