[发明专利]一种双向移位寄存器单元、双向移位寄存器及显示装置

说明书

技术领域

本发明涉及移位寄存器，特别是一种双向移位寄存器单元、双向移位寄存器及显示装置。 

背景技术

集成栅极移位寄存器将栅极脉冲输出寄存器集成在面板上，从而节省了IC，降低了成本。集成栅极移位寄存器的实现方法有很多种，可以包含不同多个晶体管和电容，常用的有12T1C，9T1C，13T1C等结构。 

一般而言，一个移位寄存器由多级移位寄存器单元组成，而每一级移位寄存器单元只是在极短的时间内输出一个高电平信号，而在其他时间都会输出低电平信号，通常为VSS信号。 

现有技术的双向移位寄存器至少存在产品寿命较低的缺点，对此说明如下。 

前面已经提到，每一级移位寄存器单元只是在极短的时间内输出一个高电平信号，而在其他时间都会输出低电平信号，为了保证移位寄存器单元输出低电平信号，则需要向上拉节点和输出节点输出低电平信号，通常为VSS。也就是说，向上拉节点和输出节点输出低电平信号的时间非常长，这个时间通常占到99％以上。 

而同时，该VSS信号都是通过下拉晶体管输出，这就需要下拉晶体管处于高电平导通的状态，以输出VSS信号到上拉节点和输出节点。 

从以上描述可以发现，下拉晶体管的栅极上长期处于高电平状态，这就会导致使得下拉晶体管比双向移位寄存器单元中的其他晶体管老化更快，缩短了产品的使用寿命。 

发明内容

本发明实施例的目的在于提供一种双向移位寄存器单元、双向移位寄存器 及显示装置，提高移位寄存器的寿命。 

为了实现上述目的，本发明实施例提供了一种双向移位寄存器单元，所述移位移位寄存器单元具有包括电容单元和TFT的上拉模块，所述电容单元的一端与本级输出节点连接，另一端与上拉节点连接，所述双向移位寄存器单元还包括能够在扫描方向不同时，互换作为预充电控制单元和复位控制单元的至少两个TFT，所述双向移位寄存器单元还包括一第一下拉模块，用于在下拉阶段拉低所述本级输出节点连接和上拉节点的电位，所述第一下拉模块包括在下拉阶段交替工作的第一下拉子模块和第二下拉子模块。 

上述的双向移位寄存器单元，其中，第一下拉子模块具有对应的第一下拉子节点，第二下拉子模块具有对应的第二下拉子节点，每一个下拉子模块包括： 

第一TFT，源极与低电位输入节点连接，漏极与本级输出节点连接，栅极与对应的下拉子节点连接； 

第二TFT，源极与低电位输入节点连接，漏极与上拉节点连接，栅极与对应的下拉节点连接； 

所述双向移位寄存器单元还包括： 

一拉高模块，用于在下拉阶段拉高所述第一下拉子节点和第二下拉子节点中的一个下拉子节点的电位； 

对应于每一个下拉子节点对应设置的第一关联单元，用于在对应的下拉子节点处于高电平时，拉低另一个下拉子节点的电平； 

上述的双向移位寄存器单元，其中，基于所述双向移位寄存器单元形成的移位寄存器中，相邻移位寄存器单元的第一下拉子节点相互连接，第二下拉子节点相互连接，且相邻移位寄存器单元的拉高模块与不同的下拉子节点连接，且输出高电平信号的时间相互错开。 

上述的双向移位寄存器单元，其中，每一个第一关联单元均包括一TFT，源极与低电位输入节点连接，栅极与对应的下拉子节点连接，漏极与另一个下拉子节点。 

上述的双向移位寄存器单元，其中，还包括： 

对应于每一个下拉子节点设置的第二关联单元，用于在拉高节点处于高电位时拉低对应的下拉子节点的电位。 

上述的双向移位寄存器单元，其中，还包括： 

第三关联单元，用于在双向移位寄存器单元处于预充电阶段时，关闭所述拉高模块。 

上述的双向移位寄存器单元，其中，第三关联单元包括一TFT，源极与低电位输入节点连接，栅极接收预充电阶段打开预充电TFT的控制信号，漏极输出所述低电位输入节点输出的低电平信号到所述拉高模块，以关闭所述拉高模块。 

为了更好的实现上述目的，本发明实施例还提供了一种2N级双向移位寄存器，其中N大于1，包括第0级双向移位寄存器单元、第2N+1级双向移位寄存器单元，以及2N个利用上述的双向移位寄存器单元实现的位于第0级双向移位寄存器单元和第2N+1级双向移位寄存器单元之间的中间级移位寄存器单元。