[发明专利]连接器电路及其高压突波保护方法有效
申请号: | 201310052660.X | 申请日: | 2013-02-18 |
公开(公告)号: | CN103855550B | 公开(公告)日: | 2017-05-24 |
发明(设计)人: | 岑国纶;吴惠谋 | 申请(专利权)人: | 技嘉科技股份有限公司 |
主分类号: | H01R13/66 | 分类号: | H01R13/66;H02H9/02 |
代理公司: | 隆天知识产权代理有限公司72003 | 代理人: | 章侃铱,郑特强 |
地址: | 中国台湾*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 连接器 电路 及其 高压 保护 方法 | ||
【技术领域】
本发明关于一种连接器电路,特别是有关一种具有高压突波保护的连接器电路及其高压突波保护方法。
【背景技术】
连接器是作为一装置与其他外接装置或线路连接的部件,在应用上很容易受到外在使用环境的影响。因此不论是在物理性上或是电性上,连接器及其电路通常需要通过相关检验标准,以期能符合在应用上达成使用耐久性并减少错误发生率的目的。例如在电性上有所谓的耐高压测试(high potential,Hi-pot,或dielectric withstanding voltage test,DWV),方式是将一个高于正常工作电压的测试电压加在待测装置的某电性端点上,并持续一段规定的时间,最后只要所述待测物在电性上未发生绝缘崩溃的状况,即算通过测试。另外还有静电放电测试等等,都是属于检验待测装置是否能够耐受不同类型的高压的耐压测试。
耐压测试是为了确保装置上外露的电性端点,尤其是连接器的部份其与内部电路之间的电性绝缘良好。造成高压突波的来源有很多种,例如与其他装置或人体接触所造成的静电放电(electrostatic discharge)、装置遭遇雷击(lightening)、或其他相连接的远程设备的误动作而于装置上形成高电压等等。这些情形都是装置在使用时可能会发生的情况,也是连接器在设计上所必需考虑的问题。
图1为习知的连接器电路100,是为应用于以太网络(Ethernet)系统,或是简易旧式电话服务(plain old telephone service,POTS)系统的连接器。连接器电路100包括阻绝变压器110、阻抗匹配电路120、高压电容130、以及接地端140。其中阻绝变压器110具有第一侧线圈111以及第二侧线圈112,且第一侧线圈111具有第一端点113、第二端点114以及中间抽头115。其中阻抗匹配电路120以及高压电容130是作为抑制共模电磁干扰(common-mode EMI)的匹配电路,亦即当第一端点113以及第二端点114上存在一共模的电磁干扰讯号时,阻抗匹配电路120以及高压电容130可以形成良好的干扰讯号抑制效果,以减低其对于电路正常工作的影响。另外,接地端140通常耦接于装置的外殻,并通过三孔电源线的接地线连接于大地的接地点。
如图1所示,第一端点113以及第二端点114是作为连接器与外部线路或装置相连接的输入输出端点,其上所载讯号通常为一全差动(fully-differential)的电性交流(alternating current,AC)讯号。第二侧线圈112则连接装置的内部电路。第一侧线圈111以及一第二侧线圈112形成了电性直流(direct current,DC)讯号上良好的隔绝,而又能够通过磁场感应的原理在内部电路与外部线路之间传输交流讯号,因此所述电路组态被广范地应用于连接器电路的中。
如图1所示,当第一端点113与接地端140之间存在一瞬间的高压突波,例如装置遭遇雷击,或是与人体接触而产生静电的情形,所述电压将以连接器电路上阻抗最小的路径导通一电流,例如图1所示的电流路径150,以释放所述高电压所外加的电荷量。然而,由于阻抗匹配电路120并非作为一承受高电压的电路组件设计,因此在有限次数的高压突波发生之下,阻抗匹配电路120可能已经损毁,例如已形成电性上的开路。此时如果经历再一次的高压突波,所述高电压所形成的电流路径可能已非路径150而是路径160,亦即所述高压将耦合发生于内部电路中,因而造成内部电路的损毁。如此不但此一装置的耐用性不佳,且由于内部电路中通常包括成本较高的部件,因此将造成成本上的损失。
图2为另一习知的连接器电路200。与图1所示的连接器电路100相比较,连接器电路200增加了两组突波抑制单元210、220(transient voltage suppressor,TVS),分别连接于第一端点113、第二端点114与接地端140之间。另外,接地端140与大地接地点230事实上存在一接线的寄生电阻240,亦示于图中以作说明。突波抑制单元210、220通常由p型以及n型半导体相接而形成,其是利用p型以及n型半导体接口的特性,当其上的逆偏电压小于一默认值,例如为组件的崩溃电压(breakdown voltage)时,所述组件形成一等效高阻抗的特性,而当逆偏电压大于崩溃电压时,所述组件形成一等效低阻抗,而成为导通电流的路径,所述崩溃电压依不同的组件设计可从几伏特到几百伏特不等。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于技嘉科技股份有限公司,未经技嘉科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310052660.X/2.html,转载请声明来源钻瓜专利网。