[发明专利]半导体器件的金属栅电极

说明书

技术领域

本公开涉及集成电路制造，更具体地涉及金属栅电极。

背景技术

随着技术节点的缩小，在一些集成电路(IC)设计中，期望用金属栅电极代替普通的多晶硅栅电极以通过减小的部件尺寸改进器件性能。形成金属栅极结构的一个工艺被称为“后栅极”工艺，其中，“最后”制造最终的栅极结构，这允许减少在形成栅极之后执行的后续工艺(包括高温处理)的数量。

然而，存在在互补金属氧化物半导体(CMOS)制造中实现这种部件和工艺的挑战。随着栅极宽度和器件之间的间隔的减小，这些问题剧增。例如，在“后栅极”制造工艺中，很难实现用于半导体器件的低栅极电阻，这是因为在用于高纵横比沟槽的间隙填充的金属层沉积之后，在金属栅电极中生成空隙(void)，由此增加了器件不稳定性和/或器件故障的可能性。

发明内容

根据本发明的一个方面，提供了一种半导体器件，包括：衬底，包括主表面；第一矩形栅电极，位于主表面上并包括多层材料的第一层；第一介电材料，与第一矩形栅电极的一侧相邻；以及第二介电材料，与第一矩形栅电极的另外三侧相邻，其中，第一介电材料和第二介电材料共同围绕所述第一矩形栅电极。

优选地，第一矩形栅电极的一侧包括到主表面的第一楔形侧壁。

优选地，第一矩形栅电极的一侧基本垂直于主表面。

优选地，第一矩形栅电极的一侧包括不规则表面。

优选地，第一矩形栅电极的另外三侧包括到主表面的第二楔形侧壁。

优选地，第一矩形栅电极的所述另外三侧基本垂直于主表面。

优选地，该半导体器件进一步包括：第二矩形栅电极，位于主表面上并包括多层材料的第二层，其中，第一介电材料与第二矩形栅电极的一侧相邻。

优选地，第二介电材料与第二矩形栅电极的另外三侧相邻，第一介电材料和第二介电材料共同围绕第二矩形栅电极。

优选地，第二矩形栅电极的一侧包括到主表面的第三楔形侧壁。

优选地，第二矩形栅电极的一侧基本垂直于主表面。

优选地，第二矩形栅电极的一侧包括不规则表面。

优选地，第二矩形栅电极的另外三侧包括到主表面的第四楔形侧壁。

优选地，第二矩形栅电极的另外三侧基本垂直于主表面。

优选地，第一层和第二层中的一个包括N功函数金属，而另一个包括P功函数金属。

优选地，第一层和第二层中的一个包括N功函数金属，而另一个包括P功函数金属和位于P功函数金属之上的N功函数金属。

根据本发明的又一方面，提供了一种制造半导体器件的方法，包括：提供包括通过隔离区分离的P有源区和N有源区的衬底；在层间介电(ILD)层中形成位于P有源区、隔离区和N有源区之上的虚拟带；去除虚拟带，以在ILD层中形成第一开口；用第一金属合成物部分地填充第一开口；用牺牲层填充第一开口；去除牺牲层的第一部分和第一金属合成物的第一部分，以在ILD层中和隔离区之上形成延伸N有源区的整个长度的第二开口；去除牺牲层的第二部分，以在ILD层中和隔离区之上形成延伸P有源区的整个长度的第三开口，第三开口连接至所述第二开口；用不同于第一金属合成物的第二金属合成物填充第二开口和所述第三开口；以及去除第二金属合成物的一部分，以在隔离区之上形成第四开口。

优选地，将Cl₂、HBr、BCl₃、HF₃、N₂、CF₄和CH₂F₂用作蚀刻气体来执行去除第二金属合成物的一部分的步骤。

优选地，该方法进一步包括：用不同于ILD层的介电材料填充第四开口。

优选地，该方法进一步包括：在虚拟带和ILD层之间形成隔离件。

优选地，该方法进一步包括：用不同于隔离件的介电材料填充第四开口。

附图说明

当读取附图时，根据以下详细说明而最好地理解本公开的多个方面。应该强调的是，根据工业中的标准实践，各种部件没有按比例绘制。实际上，为了论述的清楚，多种部件的尺寸可以任意增加或减小。

图1是示出根据本公开的多个方面的制造半导体器件的金属栅电极的方法的流程图；

图2示出了根据本公开的多个方面的包括金属栅电极的半导体器件的顶视图；以及

图3至图12C示出了根据本公开的多个方面的处于制造各个阶段的沿图2的线a-a截取的半导体器件的截面图。