[发明专利]开关电路

说明书

相关申请的交叉引用

本申请基于并要求日本专利申请2012-120822号(申请日：2012年5月28日)的优先权。本申请参照该基础申请而包含基础申请的全部内容。

技术领域

本发明涉及一种开关电路。

背景技术

开关电路的性能由导通电阻和布线间电容来表现，该导通电阻与布线间电容之积成为重要指标。

例如，在用MOSFET构成开关电路的情况下，在其工序中决定了导通电阻以及布线间电容的基础值。MOSFET上的布线所产生的导通电阻和布线间电容的影响也不能忽视。特别是工序微细化越先进布线越接近，因此有布线间电容增加的趋势。

发明内容

本发明提供一种能进一步减小导通电阻与布线间电容之积的开关电路。

实施方式涉及的开关电路具备半导体衬底。开关电路具备第一栅电极，所述第一栅电极隔着栅绝缘膜设置在所述半导体衬底上，在第一方向上延伸。开关电路具备第二栅电极，所述第二栅电极隔着栅绝缘膜设置在所述半导体衬底上，在所述第一方向上延伸。开关电路具备第一通孔(ビァ)布线，所述第一通孔布线的一端与所述半导体衬底的源区域连接，所述源区域在第二方向上与所述第一栅电极和所述第二栅电极相邻。开关电路具备第二通孔布线，所述第二通孔布线的一端与所述半导体衬底的第一漏区域连接，所述第一漏区域在与所述源区域相反的一侧，在所述第二方向上与所述第一栅电极相邻。开关电路具备第三通孔布线，所述第三通孔布线的一端与所述半导体衬底的第二漏区域连接，所述第二漏区域在与所述源区域相反的一侧，在所述第二方向上与所述第二栅电极相邻。开关电路具备第一布线，所述第一布线设置在所述半导体衬底的上方的第一布线层，在所述第一方向上延伸，并与所述第一通孔布线的另一端连接。开关电路具备第二布线，所述第二布线设置在所述第一布线层，与所述第二通孔布线的另一端连接，并在所述第一方向上延伸。开关电路具备第三布线，所述第三布线设置在所述第一布线层，与所述第三通孔布线的另一端连接，并在所述第一方向上延伸。开关电路具备第四通孔布线，所述第四通孔布线的一端与所述第一布线连接。开关电路具备第五通孔布线，所述第五通孔布线的一端与所述第二布线连接。开关电路具备第六通孔布线，所述第六通孔布线的一端与所述第三布线连接。开关电路具备第四布线，所述第四布线设置在所述第一布线层的上方的第二布线层，在所述第一方向上延伸，并与所述第四通孔布线的另一端连接。开关电路具备第五布线，所述第五布线设置在所述第二布线层，在所述第一方向上延伸，并与所述第五通孔布线的另一端连接。开关电路具备第六布线，所述第六布线设置在所述第二布线层，在所述第一方向上延伸，并与所述第六通孔布线的另一端连接。开关电路具备第七通孔布线，所述第七通孔布线的一端与所述第四布线连接。开关电路具备第八通孔布线，所述第八通孔布线的一端与所述第五布线连接。开关电路具备第九通孔布线，所述第九通孔布线的一端与所述第六布线连接。开关电路具备源布线，所述源布线设置在所述第二布线层的上方的第三布线层，在所述第二方向上延伸，并与所述第七通孔布线的另一端连接。开关电路具备漏布线，所述漏布线设置在所述第三布线层，与所述源布线相邻地在所述第二方向上延伸，并与所述第八通孔布线的另一端和所述第九通孔布线的另一端连接。

所述第四布线不位于与所述漏布线相对的区域，所述第五和第六布线不位于与所述源布线相对的区域。

附图说明

图1是示出第一实施方式涉及的开关电路100的配置结构的一例的平面图。

图2是示出沿图1的第二方向Y的Z1-Z1线的剖面的一例的剖视图。

图3是示出沿图1的第二方向Y的Z2-Z2线的剖面的一例的剖视图。

图4是示出第二实施方式涉及的开关电路200的配置结构的一例的平面图。

图5是示出沿图4的第二方向Y的Z1-Z1线的剖面的一例的剖视图。

图6是示出沿图4的第二方向Y的Z2-Z2线的剖面的一例的剖视图。

图7是示出第三实施方式涉及的开关电路300的配置结构的一例的平面图。

图8是示出沿图7的第二方向Y的Z1-Z1线的剖面的一例的剖视图。

图9是示出沿图7的第二方向Y的Z2-Z2线的剖面的一例的剖视图。

具体实施方式

以下，基于附图，对实施方式进行说明。

(第一实施方式)