[发明专利]电流积分放大器电路、M接头DFE电路以及半导体集成电路芯片

说明书

技术领域

技术领域一般涉及用于信号处理的模拟放大器，特别涉及用于将DC偏移电压加到基于电流积分的放大器的输出的电路和方法。

背景技术

信号放大是模拟、混合信号、射频（RF）电子系统中执行的最基本的功能之一。在较低信号频率下，高增益放大器可用一般用在运算放大器（运放）设计中的电路拓扑来实现，这种放大器所耗散的功率能够较低（特别是在所需带宽远远小于100MHz的条件下）。然而，类似运放的电路不提供用于处理较高信号频率（例如高于几GHz）的足够的带宽，故在这些频率范围内使用不同的放大器拓扑（通常为开环型）。

用于几GHz频率的宽带开环放大器的最为常见的实例之一是电阻器加载（resistor-loaded）的差动放大器。放大器级包含由差动晶体管对构成的差动输入级、负载电阻器和尾（tail）偏置电流源。这种差动放大器拓扑常常称为电流式逻辑（CML）级，因为其为该逻辑族的基本构成块。这种类型的放大器的带宽常常受到输出节点上的RC时间常数的限制，输出节点上的RC时间常数必须通过增大偏置电流而对于高频应用最小化。结果，放大器的功率耗散在需要非常大的带宽（例如10GHz）时不受欢迎地高。

电阻器加载差动放大器的一种更具功率效率的替代为电流积分放大器，其中，负载电阻器用各个输出节点上的可复位电容器以及晶体管开关代替，晶体管开关受到时钟信号的驱动，以便在复位阶段和积分阶段进行电容器的充电和放电。寄生电容上的积分电流基本上比电阻性电流-电压转换具有大得多的功率效率。使用典型的电路参数，电流积分放大器的功率耗散可以比电阻性加载放大器低一个量值数量级。电流积分放大器电路通常用在模拟信号求和电路中，以便以通过使用电流积分电路使能的高功率效率使得信号求和成为可能。

发明内容

本发明的示例性实施例一般包括用于将偏移电压加到基于电流积分的放大器的输出的电路和方法。特别地，本发明的示例性实施例包括用于将DC偏移加到电流积分放大器的输出的电容性电平移位电路和方法。

在一示例性实施例中，电流积分放大器电路包含输入放大器级和输出偏移电路。输入放大器级包含输入节点、第一输出节点、连接在第一输出节点和电源节点之间的第一开关。输出偏移电路连接到输入放大器级的第一输出节点以及电流积分放大器电路的第二输出节点。输出偏移电路包含耦合在输入放大器级的第一输出节点和电流积分放大器电路的第二输出节点之间的第一串联电容器。输出偏移电路可开关地将偏置电压连接到第二输出节点，对第一串联电容器进行充电，以便将DC偏移加到电流积分放大器电路的第二输出节点。

在本发明另一示例性实施例中，具有输入放大器级和输出偏移电路的电流积分放大器电路在M接头（M-tap）DFE（决策反馈均衡器）电路中使用，其中，电流积分放大器电路作为求和器运行，以便将推测性（speculative）的DFE反馈接头作为DC偏移加到所接收的数据信号。

联系附图，阅读下面对本发明示例性实施例的详细介绍，将会明了本发明的这些以及其他示例性实施例、实施形态和特征。

附图说明

图1为电阻器加载差动放大器的原理电路图；

图2A为电流积分放大器的原理电路图；

图2B为具有电阻性源极负反馈（resistive source degeneration）的电流积分放大器的原理电路图；

图3示出了示例性波形，其示出了图2A的电流积分放大器的运行模式；

图4为使用电流积分求和器和第一接头推测的半比率（half-rate）M接头DFE（决策反馈均衡器）的结构框图；

图5为图4的DFE结构中的电流积分求和器的原理电路图；

图6为半比率M接头DFE结构的框图，其中，一个电流积分求和器驱动用于推测的多个并联路径；

图7A为根据本发明一示例性实施例的电流积分放大器的原理电路图，其具有串联电容器，用于将DC偏移加到电流积分放大器的输出。

图7B示出了示例性波形，该波形示出了图7A的电流积分放大器的运行模式；

图8为根据本发明一示例性实施例的数字可编程偏置电路的原理电路图，其用于产生在图7A的电流积分放大器中使用的DC偏置电压VN和VP；

图9为根据本发明另一示例性实施例的电流积分放大器的原理电路图，其具有串联电容器，用于产生具有不同DC偏移的多个差动输出；