[发明专利]决策反馈等化器

说明书

技术领域

本发明是关于电路设计，特别是关于决策反馈等化器（decision-feedback equalizer）的电路设计。

背景技术

在高频系统的应用中（例如信号频率为GHz等级的系统中），输入缓冲器或是接收器的数据输入有效期间（data-input-valid-window，DIVW）常会因输入数据的频率过高，亦即周期过短，而造成其振幅过小而难以辨识。据此，高频系统有时会运用决策反馈等化器以加强辨识输入信号。

图1显示一现有的决策反馈等化器的示意图。如图1所示，该决策反馈等化器100包含多个放大锁存模块102。其中，各放大锁存模块102皆包含一放大器电路104和一锁存器106。该锁存器106是设定以锁存该放大器电路104的输出信号。该多个放大锁存模块102内的锁存器106的输出信号即为该决策反馈等化器100的输出信号。该放大器电路104是设定以提供一输入信号的放大信号。此外，该放大器电路104亦接收前一级锁存器106的输出信号作为其反馈信号。由于输入信号前后间具有相依性，故该放大器电路104即可根据其前一级锁存器106的输出信号调整其驱动能力。

然而，该决策反馈等化器100的输入信号的电压上限值为一外部电压的电压上限值。该反馈信号的电压上限值为该决策反馈等化器100的内部电压的电压上限值。在不同的应用中，该输入信号的电压会高于或低于该反馈信号。若该输入信号的电压过度高于该反馈信号，则该反馈的效果将不显著。反之，若该输入信号的电压过度低于该反馈信号，则该输出信号会完全取决于该反馈信号。上述两者皆不符合目前电路设计的需求。

据此，业界所需要的是一种决策反馈等化器，其反馈能力可视情况调整，以改进现有技术的缺点。

发明内容

本发明的一目的在于揭示一种决策反馈等化器。

本发明决策反馈等化器，包含一放大器电路和一锁存器。该放大器电路设定以接收一输入信号、一决策反馈信号和一控制信号，并根据该决策反馈信号和该控制信号以调整其驱动能力以提供该输入信号的放大信号。该锁存器设定以锁存该放大信号以作为输出信号。

本发明的另一实施例揭示一种决策反馈等化器，包含多个放大锁存模块。该多个放大锁存模块设定以根据一输入信号输出多个输出信号，其中各该多个放大锁存模块皆包含一放大器电路和一锁存器。各该放大器电路设定以提供该输入信号的放大信号。各该锁存器设定以锁存该放大信号以作为该多个输出信号之一者。其中，该放大器电路设定以根据另一锁存器的输出信号和一控制信号以调整其驱动能力。

综上所述，本发明的决策反馈等化器可通过调整其反馈能力以消弭外部电压和内部电压不平衡的问题，进而达到电路最佳化的效果。

上文已经概略地叙述本发明的技术特征，以使下文的详细描述得以获得较佳了解。构成本发明的申请专利权利要求范围标的的其它技术特征将描述于下文。本发明所属技术领域中的普通技术人员应可了解，下文揭示的概念与特定实施例可作为基础而相当轻易地予以修改或设计其它结构或工艺而实现与本发明相同的目的。本发明所属技术领域中技术人员亦应可了解，这类等效的建构并无法脱离所附的申请专利权利要求范围所提出的本发明的精神和范围。

附图说明

图1显示一现有的决策反馈等化器的示意图；

图2显示本发明的一实施例的决策反馈等化器的示意图；

图3显示本发明的一实施例的放大锁存模块的细部示意图；

图4显示本发明的一实施例的放大器电路的细部示意图；以及

图5显示本发明的另一实施例的放大器电路的细部示意图。

其中，附图标记说明如下：

100        决策反馈等化器

102         放大锁存模块

104         放大器电路

106         锁存器

200         决策反馈等化器

202         放大锁存模块

204         放大器电路

206         锁存器

302         晶体管对

304         电流源

306         反馈模块

400         放大器电路

402         晶体管对

404         电流源

406         反馈模块

450         反馈晶体管对