[发明专利]用于高性能存储器装置的时钟及控制信号产生

权利要求书

1.一种集成电路，其包含：

第一时钟产生器，其经配置以产生用于存储器读取及存储器写入操作的第一时钟信号；

第二时钟产生器，其经配置以产生用于存储器写入操作而不用于存储器读取操作的第二时钟信号；

复位电路，其经配置以产生用于所述第一及第二时钟产生器的至少一个复位信号；以及

包含存储器单元及虚拟单元的存储器阵列，且其中所述复位电路产生所述至少一个复位信号，所述复位信号具有基于所述存储器阵列中的一列虚拟单元的位线上的负载而确定的时序。

2.根据权利要求1所述的集成电路，其中所述复位电路产生所述至少一个复位信号，所述复位信号具有进一步基于所述存储器阵列中的一行虚拟单元的字线上的负载而确定的时序。

3.一种集成电路，其包含：

第一时钟产生器，其经配置以产生用于存储器读取及存储器写入操作的第一时钟信号；

第二时钟产生器，其经配置以产生用于存储器写入操作而不用于存储器读取操作的第二时钟信号；

复位电路，其经配置以产生用于所述第一及第二时钟产生器的至少一个复位信号；

其中当执行存储器读取操作时，所述第二时钟产生器被停用；

其中所述复位电路包含驱动器，所述驱动器具有可配置的驱动强度以获得所述至少一个复位信号的用于读取及写入操作的不同延迟。

4.一种集成电路，其包含：

第一时钟产生器，其经配置以产生用于存储器读取及存储器写入操作的第一时钟信号；

第二时钟产生器，其经配置以产生用于存储器写入操作而不用于存储器读取操作的第二时钟信号；

复位电路，其经配置以产生用于所述第一及第二时钟产生器的至少一个复位信号；

其中当执行存储器读取操作时，所述第二时钟产生器被停用；

其中所述复位电路包含延迟单元，所述延迟单元经配置以为所述至少一个复位信号提供可编程延迟。

5.一种集成电路，其包含：

第一时钟产生器，其经配置以产生用于存储器读取及存储器写入操作的第一时钟信号；

第二时钟产生器，其经配置以产生用于存储器写入操作而不用于存储器读取操作的第二时钟信号；

复位电路，其经配置以产生用于所述第一及第二时钟产生器的至少一个复位信号；以及

通电复位电路，其经配置以接收所述第一及第二时钟信号且产生用于所述复位电路的第三时钟信号，在通电时所述通电复位电路将所述第一及第二时钟信号复位到已知逻辑电平。

6.一种方法，其包含：

产生用于存储器读取及存储器写入操作的第一时钟信号；

产生用于存储器写入操作的第二时钟信号，所述第一及第二时钟信号具有相等延迟；以及

产生具有基于多个虚拟单元而确定的时序的至少一个复位信号。