[发明专利]半导体存储器件

权利要求书

1.一种半导体存储器件，包括：

第一存储块组，所述第一存储块组包括与第一子位线耦接的存储块；

第二存储块组，所述第二存储块组包括与第二子位线耦接的存储块；

操作电路，所述操作电路与主位线耦接并且被配置为执行用于选自所述第一存储块组或所述第二存储块组的存储块的数据输入/输出的操作；以及

位线控制电路，所述位线控制电路被配置为，响应于用于选择所述第一存储块组和所述第二存储块组中的包括选中的存储块的存储块组的组选择信号以及由所述操作电路控制的所述主位线的电压，来不同地控制选中的存储块组的子位线和未选中的存储块组的子位线，

其中，所述第一存储块组和所述第二存储块组耦接到彼此不同的字线。

2.如权利要求1所述的半导体存储器件，其中，所述操作电路利用地址信号中所包括的组地址信号或存储平面地址信号来输出所述组选择信号。

3.如权利要求1所述的半导体存储器件，其中，在用于将数据储存到所述第一存储块组的选中的存储块所包括的存储器单元中的编程操作中，所述操作电路根据所述数据来控制所述主位线的电压电平。

4.如权利要求3所述的半导体存储器件，其中，当执行所述编程操作时，所述位线控制电路基于所述主位线的电压电平和所述组选择信号，选择性地将所述第一存储块组的第一子位线放电，以及将所述第二存储块组的第二子位线预充电。

5.如权利要求1所述的半导体存储器件，其中，在用于将数据储存到所述第一存储块组的选中的存储块所包括的存储器单元中的编程操作中，所述操作电路根据所述数据来不同地控制所述主位线中的偶数主位线和奇数主位线的电压电平。

6.如权利要求5所述的半导体存储器件，其中，所述位线控制电路基于所述偶数主位线的电压电平和所述组选择信号，选择性地将所述第一子位线中的第一偶数子位线放电，以及将所述第一子位线中的第一奇数子位线预充电，或者

根据所述奇数主位线的电压电平和所述组选择信号，选择性地将所述第一奇数子位线放电，以及将所述第一偶数子位线预充电。

7.如权利要求6所述的半导体存储器件，其中，所述位线控制电路基于所述组选择信号而将所述第二子位线中包括的第二偶数子位线和第二奇数子位线全部预充电。

8.如权利要求1所述的半导体存储器件，其中，在用于验证所述第一存储块组的选中的存储块所包括的存储器单元的编程操作的结果的编程验证操作中，所述位线控制电路基于所述主位线的电压电平和所述组选择信号，将所述第一存储块组的第一子位线预充电，以及选择性地将所述第二存储块组的第二子位线预充电或放电。

9.如权利要求8所述的半导体存储器件，其中，所述位线控制电路将所述第一子位线中包括的偶数子位线和奇数子位线全部预充电。

10.如权利要求8所述的半导体存储器件，其中，在由所述操作电路提供验证电压到所述存储器单元之后，所述位线控制电路响应于感测使能信号而将所述第一子位线与所述主位线连接，使得所述操作电路感测所述第一子位线的电压或电流。

11.如权利要求1所述的半导体存储器件，其中，在读取所述第一存储块组的选中的存储块中所包括的存储器单元的数据的读取操作中，所述位线控制电路基于所述主位线的电压和所述组选择信号，将所述第一存储块组的第一子位线预充电，以及选择性地将所述第二存储块组的第二子位线预充电或放电。

12.如权利要求11所述的半导体存储器件，其中，所述位线控制电路将所述第一子位线中包括的偶数子位线和奇数子位线全部预充电。