[发明专利]内部电压调整电路、内部电压调整方法以及半导体装置

说明书

技术领域

本发明是有关于用于半导体存储装置(例如NAND型闪存)等的半导体电路的内部电压调整电路及其方法，并有关于包括上述内部电压调整电路的半导体电路装置。 

背景技术

在闪存中，内部电路产生用于读出、写入以及抹除的电压。为了得到精确的电压，通常会利用具有电阻梯电路以及比较器的电压调整电路以控制并调整这些内部电压。尽管如此，在利用电压调整电路的情况下，由于电压调整电路的比较器和电阻的制程差异，严格来说，这些内部电压会低于或高于目标值。在此种情况下，进行调整码(trimming code)的调整是必要的。 

如专利文献1所示，图9为根据第一已知例的闪存所使用的电荷泵电路100的组成的电路图。包括作为电压产生电路的电荷泵电路100的闪存的组成与操作将在下列说明。 

如图9所示的闪存包括电荷泵(charge pump)电路100以及存储单元101，电荷泵电路100产生由外部电源电压VPP升压而成的升压电压VP，存储单元101由电荷泵电路100输出的升压电压VP驱动。在此，电荷泵电路100包括泵电路110、电平检测电路(potential detecting circuit)111以及振荡器电路112。电平检测电路111检测升压电压VP的电平是否达到预定的电平以控制泵电路110的升压操作而产生预定的升压电压VP。 

泵电路110又称为狄克逊电荷泵(Dickson Charge Pump)，其包括电荷传送装置。电荷传送装置包括N型金属氧化物半导体(n-channel MOSFET，以下简称为NMOS)晶体管142、NMOS晶体管143以及NMOS晶体管144。外部电源电压VPP施加至NMOS晶体管142的漏极，NMOS晶体管143的漏极连接至NMOS晶体管142的源极，NMOS晶体管144的漏极连接至NMOS晶体管143的源极，且NMOS晶体管144的源极作为泵电路110的输出节点 O1。NMOS晶体管142～144的漏极分别连接至各自的栅极，NMOS晶体管142与NMOS晶体管143之间的连接节点P1连接至电容C101一端的电极，NMOS晶体管143与NMOS晶体管144之间的连接节点P2连接至电容C102一端的电极。 

振荡器电路112输出的时钟信号CLK以及电平检测电路111输出的检测信号DET1输入至泵电路110。时钟信号CLK和检测信号DET1用来控制作为泵驱动器的及电路140和141。此外，时钟信号CLK输入至及电路141并通过反相器G21输入至及电路140。检测信号DET1输入至及电路140和及电路141。及电路140的输出节点N1连接至电容C101另一端的电极，及电路141的输出节点N2连接至电容C102另一端的电极。 

电平检测电路111包括电阻R1和R0以及比较器CP1。电阻R1和R0串联连接于泵电路110的输出节点O1与共同电位(例如接地电位)之间，电阻R1和R0之间的连接节点连接至比较器CP1的反相输入端，参考电压VREF1输入至比较器CP1的非反相输入端。比较器CP1的输出为检测信号DET1并连接至振荡器电路112以及泵电路110。 

振荡器电路112包括反相器G10、时钟反相器(clocked inverter)G11、反相器G12以及反相器G13。检测信号DET1输入至反相器G10。检测信号DET1时钟输入至时钟反相器G11，反相器G10的输出反向时钟输入至时钟反相器G11。时钟反相器G11的输出输入至反相器G12的输入端，反相器G12的输出输入至反相器G13的输入端，且反相器G13的输出为时钟信号CLK并连接至泵电路110。除此之外，时钟信号CLK还连接至时钟反相器G11的输入端。另外，NMOS晶体管T1连接于时钟反相器G11和反相器G12之间的连接节点以及共同电位之间，NMOS晶体管T1的栅极连接至反相器G10的输出端。 

如上所述，根据第一已知例的闪存所使用的电荷泵电路100包括电平检测电路111，且电平检测电路111包括由串联连接的电阻R1和R0所构成的电阻分压电路DV1以及比较器CP1。