[发明专利]增强灌电流并驱动电容负载的CMOS放大器

说明书

技术领域

本发明涉及一般的线性电路，更特别地，本发明涉及一种CMOS放大电路，它具有增强灌电流和驱动电容负载的能力。

背景技术

图1A和1B是根据传统技术得到的运算放大器的输出级电路原理图。输入信号被加载到两个NPN晶体管Q1和Q2的基极，它们的集电极连接到正电压(V+)，发射极连接到一个运算放大器10(如图1A所示)的输入。放大器10的输出连接到一个MOS灌电流晶体管M7的栅极，晶体管M7和晶体管Q2串联在正电压(V+)和负电压(V-)之间，这与普通的放大级输出电路相同。参照图1B，差分放大器10包括两个CMOS晶体管对，它们是p沟道晶体管M3和M4、n沟道晶体管M5和M6。晶体管Q1的发射极连接到晶体管M3的栅极，晶体管Q2的发射极连接到晶体管M4的栅极。一个固定的电流源I1串连在晶体管Q1和V-之间，同时灌电流晶体管M7串连在晶体管Q2和V-之间。

该电路有低输出阻抗并且为负载提供高输出电流。然而，该电路的主要缺点是：当同时驱动电容负载和增强灌电流时会产生过多的相移。这带来了一个潜在的稳定性问题并使放大器产生振荡。更特别的是，当输出级电路从负载吸收电流时，一个电压差ΔV_ba＝V_b-V_a在节点a和节点b之间建立，并使节点c的电压足够高使得晶体管M7的输出电流减小。为了提高节点c的电压，节点a的电压需要比节点b的电压小很多。由于晶体管Q1和Q2的基极连接在一起，ΔV_ba使得晶体管Q2的基极-发射极偏压V_BE比晶体管Q1小。随着晶体管Q1产生恒定的电流I1，晶体管Q2偏压V_BE的减小导致Q2产生比正常时小的电流。由于MOS晶体管的跨导通常很低，ΔV_ba对于中等的输出灌电流来说可以变得很大，以至于晶体管Q2产生的电流极低，并加剧了信号的相移，尤其是驱动一个电容负载时。

发明内容

本发明的目的是提供一种放大器输出电路，它可以增强灌电流和电容驱动能力。

本发明的特点是电路增加灌电流使晶体管Q2的偏压V_BE得到保持。

根据下面更详细的描述并结合附图，本发明及其目的和特点将会更明显地体现。

本发明的技术解决方案

本发明提供一种增强灌电流并驱动电容负载的CMOS放大器，其中第一个双极晶体管连接到放大器的输出级，电路通过补偿此双极晶体管的基极-发射极电压V_BE以增强放大器输出级的稳定性。第二个双极晶体管和第一个双极晶体管一起驱动一个差分放大器，而这个差分放大器的输出控制着连接到放大器输出的一个MOS晶体管的电导。另一个MOS晶体管与第二个双极晶体管串联，并且其栅极连接到差分放大器的输出，一个增加的灌电流导致通过第二个双极晶体管的电流和其V_BE的增加，从而导致第一个双极晶体管V_BE的增加。

对比文献，发明专利：输出驱动器电路，申请号：200810188417.X

附图说明

图1A和1B是一种根据传统技术得到的放大器输出级的电路原理图。

图2是一种根据本发明得到的放大器输出级的电路原理图。

图3是一种根据本发明并在图2上做进一步修改得到的放大器输出级的电路原理图。

图4是另一种根据本发明并在图2上做进一步修改得到的放大器输出级的电路原理图。

具体实施方式

图2是一种根据本发明得到的运算放大器输出级的电路原理图。其中，一个n沟道MOS晶体管M8与电流源I1并联，晶体管M8的沟道尺寸(W/L)通常比晶体管M7的小得多。晶体管M7和M8的栅极连接到节点c。