[发明专利]一种密钥和真随机数发生器及生成密钥和真随机数的方法

权利要求书

1.一种密钥和真随机数生成器，其特征在于，包括双仲裁器物理不可克隆模块DAPUF、触发信号产生寄存器TReg、应答采集寄存器RReg、微控器Controller、线性反馈移位寄存器LFSR、Hash引擎、易失存储器RAM和非易失存储器ROM；

所述双仲裁器物理不可克隆模块DAPUF由敏感电路和仲裁电路组成；所述敏感电路包含n个选择器，所述选择器包含上下两个输入端、一个控制端以及上下两个输出端，n个选择器按顺序排列，前一个选择器的上下两个输出端与后一个选择器的上下两个输入端相连接，每个选择器的控制端与LFSR中的一比特寄存器相连接；当选择器的控制端输入为0或者1时，选择器上输入端与上输出端连通以及下输入端与下输出端连通，或者上输入端与下输出端连通以及下输入端与上输出端连通；所述仲裁电路包含正负两个仲裁器，每个仲裁器均拥有上下两个输入端和一个输出端；敏感电路的第n个选择器的上下两个输出端分别与正仲裁器的上下两个输入端相连接，正负两个仲裁器的两个输入端交叉连接；DAPUF的n个选择器的控制端接收LFSR传送过来的挑战C，DAPUF的第一个选择器的两个输入端接收触发信号产生寄存器TReg传送过来的上升沿触发信号；LFSR传送过来的挑战C决定了敏感电路的上下两路信号的一种特定通路状态，两路上升沿触发信号沿着这种特定通路状态的两条通路最终送到正仲裁器和负仲裁器；正负两个仲裁器根据上下两路上升沿触发信号到达的先后顺序决定其输出，如果某个仲裁器的上输入端的上升沿比下输入端的上升沿先到达，则该仲裁器输出1，否则输出0；称DAPUF的输出为应答，正负两个仲裁器的应答存入应答采集寄存器RReg中；

所述触发信号产生寄存器TReg由两比特寄存器组成，其中一比特寄存器连接DAPUF敏感电路的第一个选择器的上输入端，另一比特寄存器连接DAPUF敏感电路第一个选择器的下输入端，在微控器Controller的控制下向TReg写入00和写入11，从而为DAPUF的敏感电路提供上升沿触发信号；

所述应答采集寄存器RReg由两比特寄存器组成，一比特寄存器接收DAPUF的正仲裁应答，另一比特寄存器接收DAPUF的负仲裁应答，RReg所采集的应答交给微控器Controller处理；

所述微控器Controller用于读取存放在非易失存储器ROM中的辅助数据中的挑战C写入LFSR、控制LFSR线性反馈移位产生DAPUF的挑战、控制触发信号产生寄存器TReg产生DAPUF的上升沿触发信号、从应答采集寄存器RReg读取并处理DAPUF的应答、控制Hash引擎运算并读写易失存储器RAM和非易失存储器ROM，密钥和真随机数的产生也在微控器Controller的控制下完成；

所述线性反馈移位寄存器LFSR用于存放微控器Controller送来的挑战C，并在微控器的控制下线性反馈移位产生DAPUF的挑战；

所述Hash引擎包含4个参数，所述每个参数均是一个任意随机数，其中第一参数与DAPUF的应答运算后由Hash引擎处理产生辅助数据中的应答单向结果HR，第二参数与DAPUF的应答运算后由Hash引擎处理产生密钥，第三参数与DAPUF的应答运算后由Hash引擎处理产生和更新随机种子Seed，第四参数与DAPUF的应答运算后经Hash引擎处理，所得的结果用于更新真随机数初始向量IV以及作为真随机数使用；所述参数的运算是异或或者连接运算，当用加密算法构造Hash引擎时，则所述参数的运算是指参数作为密钥或者明文参与加密运算；

所述易失存储器RAM用于存储微控器Controller运算过程中的临时变量；

所述非易失存储器ROM用于存储生成密钥所需要的辅助数据和产生真随机数的初始向量IV。

2.根据权利要求1所述的密钥和真随机数生成器生成密钥的方法，其特征在于，包括下述步骤：

S11、执行密钥初始化，产生生成密钥的辅助数据并且把辅助数据保存在非易失存储器ROM中；

S12、由密钥重建过程产生密钥，密钥重建过程基于密钥初始化时产生并保存的辅助数据中的挑战C找到多数选举法所需要的应答，然后通过多数选举法选举出重建应答，输出重建应答与第二参数运算后的Hash结果作为密钥。