[发明专利]SRAM单元连接结构

说明书

本申请要求以下临时提交的美国专利申请的优先权：申请序列号No.61/677,942，于2012年7月31日提交，并且名为“SRAM Cell Connection Structure”，其申请结合于此作为参考。

技术领域

本发明涉及半导体领域，更具体地，本发明涉及一种SRAM单元连接结构。

背景技术

在深微型(deep micro)技术中，接触塞的尺寸连续收缩，以符合日益减小的栅极间距。为了在不招致影响接触电阻的情况下减小接触件尺寸，与正方形接触塞相比，采用长接触塞。通过采用长接触塞，可以减小接触塞的宽度，其宽度在栅极间距方向上被测量。长接触塞具有较大长度，其在栅极布线(gate-routing)(栅极纵向)方向上被测量。通过使用长接触塞，有源接触件尺寸和光刻曝光面积增加。

长接触塞可以实现高栅极密度和低接触电阻。然而，问题仍然存在。例如，线端缩短和/或线端到线端桥接可能发生在相邻长接触塞的端部处。这些可能导致接触件到鳍有源开口(还被已知为接触件收缩)或接触件到接触件泄漏(由接触件桥接导致)。为了减小线端缩短的可能性，需要更有限空间规则，以增加相邻接触塞的端部之间的间隔，或者在线端处需要更积极的光学邻近效应校正(OPC)。然而，这些解决方案影响集成电路的尺寸。由于3D MOSFET具有非常窄的有源区，问题在未来鳍型MOSFET(3D MOSFET)中变得更严重。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种静态随机存取存储器(SRAM)单元，包括：第一上拉晶体管和第二上拉晶体管；第一下拉晶体管和第二下拉晶体管，与所述第一上拉晶体管和所述第二上拉晶体管形成交叉锁存反相器；以及第一导电部件，包括：第一支路，具有第一纵向方向，所述第一支路互连所述第一上拉晶体管的漏极和所述第一下拉晶体管的漏极；和第二支路，具有第二延伸方向，所述第一纵向方向和所述第二延伸方向相互不垂直并且相互不平行，并且所述第二支路互连所述第一上拉晶体管的漏极和所述第二上拉晶体管的栅极。

在所述SRAM中，所述第二支路包括与所述第二上拉晶体管的栅极重叠的栅极接触塞，并且所述第一支路的上部与所述第二支路齐平。

在所述SRAM中，所述第一纵向方向和所述第二延伸方向形成约45度和约80度之间的角。

在所述SRAM中，进一步包括：第二导电部件，包括：第三支路，具有第三纵向方向，所述第三支路互连所述第二上拉晶体管的漏极和所述第二下拉晶体管的漏极；以及第四支路，具有第四延伸方向，所述第三纵向方向和所述第四延伸方向相互不垂直，并且所述第四支路互连所述第二上拉晶体管的漏极和所述第一上拉晶体管的栅极。

在所述SRAM中，所述第三纵向方向和所述第四延伸方向形成约45度和约80度之间的角。

在所述SRAM中，进一步包括：上拉晶体管，所述第一导电部件的所述第一支路进一步连接至所述上拉晶体管的源极/漏极区。

在所述SRAM中，进一步包括：第一栅电极，由所述第一上拉晶体管和所述第一下拉晶体管共享；以及第二栅电极，由所述第二上拉晶体管和所述第二下拉晶体管共享，所述第一支路位于所述第一栅电极和所述第二栅电极之间并且平行于所述第一栅电极和所述第二栅电极。

根据本发明的另一方面，提供了一种器件，包括：静态随机存取存储器(SRAM)单元，包括：第一单元边界和第二单元边界，相互平行；第三单元边界和第四单元边界，相互平行并且垂直于所述第一单元边界和所述第二单元边界；第一上拉晶体管和第二上拉晶体管；第一下拉晶体管和第二下拉晶体管，与所述第一上拉晶体管和所述第二上拉晶体管形成交叉锁存反相器；第一传输门晶体管，连接至所述第一上拉晶体管的漏极和所述第一下拉晶体管的漏极；和第二传输门晶体管，连接至所述第二上拉晶体管的漏极和所述第二下拉晶体管的漏极；第一Vss线，与所述第一单元边界重叠并且平行于所述第一单元边界；第一通孔，位于所述第一Vss线下方并与所述第一Vss线接触，所述第一通孔将所述第一Vss线电连接至所述第一下拉晶体管的源极；字线，平行于所述第一Vss线；以及第二通孔，位于所述字线下方并与所述字线接触，所述第二通孔将所述字线电连接至所述第一传输门晶体管的栅极，并且当从上向下观察所述SRAM单元时，连接所述第一通孔的第一中心和所述第二通孔的第二中心的第一连接线不平行于并且不垂直于所述第一单元边界、所述第二单元边界、所述第三单元边界和所述第四单元边界。