[发明专利]RapidIO串行数据处理方法

说明书

技术领域

本发明涉及通信领域，尤其涉及一种RapidIO串行数据处理方法。

背景技术

RapidIO串行总线技术广泛应用于航天、航空、军事等领域。其线速度可以达到3.125GBaud。传统的低位宽并行处理方法，不仅延时较大，而且对系统主时钟的要求较高，增加了后端设计的难度，限制了RapidIO串行总线技术的应用。

发明内容

本发明提供了一种RapidIO串行数据处理方法，解决了RapidIO总线低位宽并行处理方法彼时大、增加后端设计难度的问题。

一种RapidIO串行数据处理方法，包括：

将自RapidIO总线接收的发送端发送的串行数据缓存为并行原始数据，所述并行原始数据的位宽大于16bit且是16bit的倍数；

根据CRC标准对所述并行原始数据进行CRC校验；

将CRC校验的结果和所述并行原始数据一并上传至上层应用。

优选的，所述将自RapidIO总线接收的串行数据缓存为并行原始数据包括：

将刚从所述RapidIO总线接收的串行数据缓存一拍或多拍，至缓存数据的位宽达到所述并行原始数据的位宽；

根据缓存的串行数据和新接收的数据，判定帧边界；

按照新确定的帧边界，重新缓存并行原始数据。

优选的，所述根据缓存的串行数据和新接收的数据判定帧边界具体为：

根据控制字符的位置确定帧边界。

优选的，在所述第一CRC模块的位宽为32bit时，所述根据CRC标准对所述并行原始数据进行CRC校验包括：

将所述并行原始数据缓存一拍或多拍；

将缓存的并行原始数据进行位宽在16bit以上的并行的高位宽CRC处理，得到16bit输出数据；

检测新接收到的32bit数据是否为文件末尾（EOF）；

在新接收到的数据是EOF时，将所述高位宽CRC输出的16bit输出数据与新接收到的32bit数据中的高16bit数据进行比较得到第一比较结果，将所述新接收到的16bit数据进行CRC处理后与所述新接收到的32bit的低16bit数据进行比较得到第二比较结果；

在所述第一比较结果和/或所述第二比较结果为相等时，判定CRC校验正确。

优选的，将自RapidIO总线接收的发送端发送的串行数据缓存为并行原始数据的步骤之前，还包括：

并行生成若干组8bit伪随机生成字，构成16bit以上位宽的伪随机生成字组；

将所述16bit以上位宽的伪随机生成字组通过RapidIO总线串行发送。

优选的，所述并行生成若干组8bit伪随机生成字，构成16bit以上位宽的伪随机生成字组具体为：

在一个时钟周期内并行生成偶数组8bit伪随机生成字，构成位宽16bit以上的伪随机生成字组。

优选的，所述伪随机生成字组包括4组8bit伪随机生成字，第一组8bit伪随机生成字中包括所述32bit伪随机生成字组的第1、5、9、13、17、21、25、29个字符，第二组8bit伪随机生成字中包括所述32bit伪随机生成字组的第2、6、10、14、18、22、26、30个字符，第三组8bit伪随机生成字中包括所述32bit伪随机生成字组的第3、7、11、15、19、23、27、31个字符，第四组8bit伪随机生成字中包括所述32bit伪随机生成字组的第4、8、12、16、20、24、28、32个字符。

优选的，所述将所述16bit以上位宽的伪随机生成字组通过RapidIO总线串行发送具体为：

以低位优先方式将所述伪随机生成字组通过RapidIO总线串行发送。

本发明提供了一种RapidIO串行数据处理方法，将自RapidIO总线接收的发送端发送的串行数据缓存为并行原始数据，所述并行原始数据的位宽大于16bit且是16bit的倍数，再根据CRC标准对所述并行原始数据进行CRC校验，再将CRC校验的结果和所述并行原始数据一并上传至上层应用，减少了数据处理延时，降低了对主时钟频率的需求，解决了RapidIO总线低位宽并行处理方法彼时大、增加后端设计难度的问题。

附图说明

图1是本发明的实施例一提供的一种数据处理装置的结构示意图；

图2是本发明的实施例二的应用场景示意图；

图3是本发明的实施例二中多个伪随机填充字发生器生成伪随机生成字组的原理图；

图4是随机填充字发生器工作原理图；