[发明专利]服务器合路无效

专利信息
申请号: 201310026640.5 申请日: 2013-01-24
公开(公告)号: CN103092314A 公开(公告)日: 2013-05-08
发明(设计)人: 吴安 申请(专利权)人: 浪潮电子信息产业股份有限公司
主分类号: G06F1/28 分类号: G06F1/28
代理公司: 暂无信息 代理人: 暂无信息
地址: 250014 山东*** 国省代码: 山东;37
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 服务器
【说明书】:

技术领域

发明涉及服务器接口电路设计,具体说是一种服务器合路。

背景技术

服务器作为重要的信息技术设备,广泛应用在各个行业的核心数据中心,对可靠性要求很高,而供电可靠性是影响服务器设备可靠性的重要因素之一。传统服务器中主板只提供一路直流供电,出现故障,服务器即无法工作,存在单点故障,是限制供电可靠性的瓶颈。

发明内容

针对以上问题,本发明提出一种服务器合路,在主板供电接口采用合路设计,在不使用均流电源的情况下,使用普通电源即可为主板提供两路完全独立的供电,实现供电冗余备份。合路设计对合路电路功率部件都提供状态监控,可实时了解部件故障状态,缩短维护时间。合路设计支持服务器中含有多块主板的应用,应用范围广泛。综合上述因素,可以有效提高服务器整体的可靠性。

服务器合路,包括LTC4355芯片和两个N型MOS管,其中芯片管脚IN1和IN2分别与两台电源输出正端相连接,两台电源输出正端分别连接有采样电阻R1和采样电阻R3,采样电阻R1另一端分别连接芯片管脚MON1和采样电阻R2,采样电阻R3的另一端分别连接芯片管脚MON2和采样电阻R4,采样电阻R2和采样电阻R4的另一端分别与芯片管脚GND相连接,采样电阻R1与芯片管脚IN1之间、采样电阻R3与管脚IN2之间的两台电源输出正端上分别设置有输入保险丝F1和输入保险丝F2;同时芯片管脚IN1、IN2和OUT配合对MOS管漏极和源极电压进行采样。

本发明中所提出的服务器合路,在主板供电接口采用合路设计,在不使用均流电源的情况下,使用普通电源即可为主板提供两路完全独立的供电,实现供电冗余备份。合路设计对合路电路功率部件都提供状态监控,可实时了解部件故障状态,缩短维护时间。合路设计支持服务器中含有多块主板的应用,应用范围广泛。

本发明的有益效果是:不使用均流电源,使用普通电源为主板提供两路完全独立的供电,实现供电冗余备份,不提高成本的情况下有效提高供电可靠性;合路设计对合路电路功率部件都提供状态监控,可实时了解部件故障状态,缩短维护时间。合路设计支持服务器中含有多块主板的应用,应用范围广泛。综合上述因素,可以有效提高服务器整体的可靠性。

说明书附图

    附图1为本发明提出的服务器合路示意图;

附图2为本发明提出的服务器合路在多主板系统中的应用;

具体实施方式

附图1为本发明中提出的合路设计。如图所示,IC1为凌特公司LTC4355,该芯片具有14个管脚,其中IN1和IN2分别与两台电源输出正端连接,MON1和MON2为输入电压采样端,GATE1和GATE2为驱动端,OUT为合路电路输出端,为芯片供电,同时IN1、IN2和OUT配合对MOS管漏极和源极电压进行采样;SET设置保护阀值,FUSEF1和FUSEF2为保险丝状态显示端,PWRF1和PWRF2为输入状态显示端,VD为MOS管状态显示端;PSU1和PSU2为两台电源;F1和F2为输入保险丝;Q1和Q1为N型MOS管;R1、R2、R3、R4为采样电阻;GND为接地端。

如图,PSU1和PSU2提供两路独立供电+12V A和+12V B,+12V A经F1、Q1与主板连接,+12V B经F2、Q2与主板连接,负端GND共地。电源输出电压可进行微调,初始设定+12V A略大于+12V B,PSU1和PSU2启动后,经R1和R2分压采样后,将+12V A采样值经MON1输入IC1,经R3和R4分压采样后,将+12V B采样值经MONB输入IC1,由于+12V A大于+12V B,IC1通过GATE1驱动Q1导通,通过GATE2驱动Q2关断,主板通过+12V A供电,+12V B处于备份状态。当+12V A出现故障时,由于+12V A小于于+12V B,IC1通过GATE1驱动Q1关断,通过GATE2驱动Q2导通,主板通过+12V B供电,保证主板不间断供电,提高供电可靠性。

合路设计对合路电路中功率器件如电源、保险丝和MOS管进行监控。输入电压经电阻分压采样后通过MON1和MON2输入IC1,当电源故障时,某路输入电压消失,IC1会改变PWRF1或者PWRF2引脚状态,以此体现电源状态。MON1和IN1、MON2和IN2间电压可以体现保险丝F1和F2状态,当保险丝烧断时,此处电压开路,IC1会改变FUSEF1或者FUSEF2引脚状态,以此体现电源状态。IN1和OUT、IN2和OUT间电压即MOS管源极和漏极间电压,可以体现MOS管Q1和Q2状态,当MOS管源极和漏极压差太大时,IC1会改变VD引脚状态,以此体现MOS管状态。电路中功率器件均得到监控,出现故障时可以快速判断,缩短维护时间,提高可用度。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司,未经浪潮电子信息产业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310026640.5/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top