[发明专利]半导体封装件及其制法

说明书

技术领域

本发明涉及一种半导体封装件及其制法，特别是指一种具有电磁干扰屏蔽的半导体封装件及其制法。

背景技术

随着半导体的技术不断地增长，愈来愈多的电子组件可以整合在一个半导体封装件内，且随着电子产品的轻薄短小的趋势，半导体封装件的体积也愈来愈小，因而发展出立体(3D)封装的技术，也就是将多个芯片安装在同一半导体封装件中。

同时，为了达到该些芯片互相堆栈的需求，因而发展出所谓的硅穿孔(Through Silicon Vias;TSV)的技术，也就是在硅基板中形成多个贯穿孔。由此，可提高该半导体封装件的处理速度，并大幅降低功率的损耗。

但是，当该些芯片中含有射频(RF)芯片或通讯芯片时，该些芯片之间容易发生电磁波或电性信号互相干扰的问题。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺点，本发明的主要目的在于提供一种半导体封装件及其制法，具有电磁干扰屏蔽(EMI shielding)的效果，以避免该基板本体与该半导体组件所产生的电磁波或电性信号互相干扰。

本发明的半导体封装件，其包括：承载件，其具有接置区及至少一接地垫；基板本体，其具有多个导电穿孔及相对的第一表面与第二表面，各该导电穿孔具有对应该第一表面与第二表面的第一端部及第二端部，该导电穿孔的第一端部外露于该基板本体的第一表面，该基板本体并以该第二表面设置于该承载件的接置区上；金属层，其形成于该基板本体的第一表面上，并外露出该导电穿孔的第一端部；导电体，其电性连接该金属层与该承载件的接地垫；以及半导体组件，其设置于该基板本体上，并电性连接该导电穿孔的第一端部。

本发明也提供一种半导体封装件的制法，其包括：提供一具有多个导电穿孔及相对的第一表面与第二表面的基板本体，各该导电穿孔具有对应该第一表面与第二表面的第一端部及第二端部，该导电穿孔的第一端部外露于该基板本体的第一表面；于该基板本体的第一表面上形成一金属层，该导电穿孔的第一端部外露于该金属层；将该基板本体以其第二表面设置于一具有至少一接地垫的承载件上；以及电性连接半导体组件与该导电穿孔的第一端部，并通过至少一导电体电性连接该金属层与该承载件的至少一接地垫。

由上可知，本发明的半导体封装件及其制法，主要是在基板本体的第一表面上形成金属层，并将该基板本体设置于具有接地垫的承载件上，再通过导电体电性连接该金属层与该接地垫。由此，本发明能具有电磁干扰屏蔽(EMI  shielding)的效果，以避免该基板本体与该半导体组件所产生的电磁波或电性信号互相干扰。

附图说明

图1A至图1K为绘示本发明的第一实施例中半导体封装件及其制法的剖视示意图。

图1H’为绘示本发明图1H的俯视示意图。

图1I’为绘示本发明图1I的俯视示意图。

图1J’为绘示本发明图1J于另一实施例的俯视示意图。

图2A至图2C为绘示本发明的第二实施例中半导体封装件及其制法的部分剖视示意图。

符号说明

1            半导体封装件

10           基板本体

10a          第一表面

10b       第二表面

101       导电穿孔

102       第一端部

103       第二端部

104       侧面

11        绝缘层

12        导电材

13        金属层

131       开孔

14        粘着层

141       承载件

15        导电凸块

16        底胶

161       侧边

162       底胶

17        承载件

17a       顶面

17b       底面

171       第一接地垫

172       第二接地垫

173       导电穿孔

174       接置区

18        导电体

19        半导体组件

191       导电组件

20        封装胶体