[发明专利]一种数字直接频率合成器

说明书

技术领域

本发明涉及电路领域，特别是指一种数字直接频率合成器。

背景技术

随着现代通信系统和混合信号领域的发展，人们对信号源的要求不断提高，不仅要求信号源具有较高的精度和频率稳定度，而且要求能够方便地实现频率捷变。频率合成器是现代电子系统的重要组成部分，在雷达、通信以及导航等设备中，既是发射机的激励信号源，又是接收机的本地振荡器；在测试设备中，可作为标准信号源；在电子对抗设备中，可作为干扰信号发生器。频率合成器作为电子系统极其重要的信号源，直接决定了系统性能的好坏，因此频率合成器常被称作电子系统的“心脏”。

数字直接频率合成器（DDS）以数字电路为实现基础，从相位量化的概念出发进行频率合成。与传统的频率合成技术相比，DDS具有频率分辨率高、频率切换速度快、相位变化连续、功耗低且易于集成、相位噪声和频率漂移较低、可输出任意波形等优点。DDS能够实现快速调频通信，能够进行数字可编程，输出不同调制类型的信号波形，并且其相位、频率和幅度能够在数字控制下快速且精确地变化。

鉴于以上原因，一种高精度、宽频段、低功耗、高集成度的可配置数字直接频率合成器就成了需求。

发明内容

本发明要解决的技术问题是提供一种数字直接频率合成器，具有较高的输出带宽和较好的杂散抑制特性，能够输出FSK（频移键控）、PSK（相移键控）、chirp等调制信号，并且能够对输出信号幅度进行调节。

为解决上述技术问题，本发明的实施例提供一种数字直接频率合成器，包括：

串行接口、静态内存、第一复用器、核处理器、数模转换器、控制逻辑单元以及第二复用器；其中，

所述串行接口的第一方向的输出端与所述静态内存的输入端连接；

所述静态内存的输出端与所述第一复用器的第一输入端连接；

所述第一复用器的第二输入端与所述控制逻辑连接，所述第一复用器的输出端与所述核处理器连接；

所述核处理器通过一乘法器与所述数模转换器连接；

所述第二复用器的第一输入端与所述静态内存连接，所述第二复用器的第二输入端与所述控制逻辑连接；

所述控制逻辑单元还与所述串行接口连接。

其中，所述核处理器包括：

与所述第一复用器的输出端连接的相位累加器；

与所述相位累加器通过32位相位延迟加法器连接的相位映射器；

所述相位延迟加法器还与所述第二复用器的输出端连接。

其中，所述相位累加器为4级流水线结构的32位相位累加器。

其中，所述相位映射器包括：4路映射加法器、与所述4路映射加法器一一对应连接的4路角度映射逻辑单元以及与所述4路角度映射逻辑单元连接的并串转换器；

其中，所述4路映射加法器用于接收所述相位延迟加法器输出信号的全部位；所述并串转换器的输出端与所述乘法器的输入端连接。

其中，所述角度映射逻辑单元包括：

与所述映射加法器连接的象限判定逻辑单元和CORDIC流水线单元；

其中，所述映射加法器的第32位～第30位作为象限的判定位输入所述象限判定逻辑单元，所述映射加法器的第29位～第14位输入所述CORDIC流水线单元进行运算，利用圆周角度的对称性并根据象限判定位的不同，对CORDIC流水线单元的输出进行处理，得到原始角度的正余弦值。

其中，所述数模转换器为14位的数模转换器。

其中，所述串行接口还具有第二方向的输出端。

其中，所述串行接口为基于串行同步通讯协议SPI的串行接口。

其中，所述串行接口还用于配置所述数字直接频率合成器的4种工作模式，分别是：单频调制模式、RAM调制模式、线性扫频模式和调幅模式；

其中，所述单频调制模式是使所述频率合成器输出一个频率固定的单频信号；

所述RAM调制模式是利用所述静态内存的输出，作为频率控制字或相位控制字，通过控制所述静态内存的输出来实现对频率和相位的调制；

所述线性扫频模式是使所述数字直接频率合成器的输出频率从频点f1线性增加到频点f2，或者从频点f2线性减小到频点f1，通过外部输入信号S0控制扫频的方向，当S0为高电平时，进行正向扫描，输出信号频率增加；当S0为低电平时，进行负向扫描，输出信号频率减小；

所述调幅模式用于对输出信号的峰峰值进行控制。

本发明的上述技术方案的有益效果如下：