[发明专利]扇出晶圆级封装结构

说明书

技术领域

本发明总的来说涉及半导体领域，更具体地，涉及扇出晶圆级封装结构。

背景技术

通常，现代电子设计的一个驱动因素是可在给定空间中容纳的运算能力和存储量。公知的摩尔定律声明，给定器件上的晶体管数量每18个月大致翻倍。为了将更多的处理能力压缩到越来越小的封装件中，晶体管尺寸减小到进一步缩小晶体管尺寸的能力受材料和工艺的物理性能限制的点。设计者试图通过将越来越大的子系统封装到一个芯片中(片上芯片)或通过减小芯片之间的距离以及随后的互连距离来克服晶体管尺寸的限制。

用于减小形成系统的各个芯片之间的距离的一种方法是堆叠芯片，其中电互连垂直延伸。这可以包含多个衬底层，芯片位于衬底的上表面和下表面上。一种用于将芯片施加于衬底的上面和下面的方法被称为“倒装芯片”封装，其中，衬底具有被设置为穿过衬底以提供上表面和下表面之间的电连接的导电通孔。

此外，封装叠加结构可通过焊球栅格阵列(BGA)、接点栅格阵列(LGA)等安装在另一载体、封装件、PCB等上。在一些情况下，阵列中各个互连件间的间隔或接合间距可能与封装叠加结构中的管芯不匹配，或者可能需要与封装叠加结构中不同的连接配置。

发明内容

根据本发明的一个方面，提供了一种用于形成封装结构的方法，包括：在载体上方施加管芯，管芯具有多个安装件；在载体上提供一个或多个通孔；在载体上方和通孔周围形成模制衬底；减少模制衬底与载体相对的第一侧并在模制衬底与载体相对的第一侧处露出所述一个或多个通孔；在模制衬底的第一侧上形成再分布层(RDL)，RDL具有多个RDL接触焊盘；以及在模制衬底与第一侧相对的第二侧处露出一个或多个通孔。

优选地，模制衬底包括粘合层，管芯被施加至粘合层，并且模制衬底形成在粘合层上。

优选地，在载体上提供一个或多个通孔包括将一个或多个通孔芯片施加于粘合层，每个通孔芯片都具有一个或多个通孔以及设置在通孔芯片中以隔开一个或多个通孔的至少一个介电层，在将通孔芯片施加于粘合层之前形成通孔芯片。

优选地，减少模制衬底的第一侧进一步包括露出管芯上的多个安装件。

优选地，形成RDL进一步包括形成接合间距大于管芯上的多个安装件的接合间距的RDL接触焊盘。

优选地，该方法进一步包括在模制衬底的第二侧处安装第二结构，第二结构具有设置在其上并与至少一个通孔电通信的至少一个管芯。

根据本发明的另一方面，提供了一种用于形成封装结构的方法，包括：提供载体，在载体的第一侧上具有粘合层；将管芯施加于粘合层，管芯具有多个安装件；在粘合层上提供通孔；在载体上方以及管芯和通孔周围形成模制衬底；在模制衬底的第一侧上形成再分布层(RDL)，RDL具有多个RDL接触焊盘以及至少一条导线；将多个封装安装件施加于RDL接触焊盘；以及在管芯上方和通孔上安装第二结构。

优选地，提供通孔包括在粘合层上提供一个或多个通孔芯片，每个通孔芯片都包括至少一个通孔。

优选地，提供一个或多个通孔芯片包括：在将一个或多个通孔芯片放置在粘合层上之前，形成独立于载体和粘合层并远离载体和粘合层的所述一个或多个通孔芯片。

优选地，一个或多个通孔芯片进一步包括将通孔与模制衬底隔开的介电层，介电层包括与模制衬底不同的材料。

优选地，该方法进一步包括在粘合层上提供至少两个通孔芯片，管芯设置在至少两个通孔管芯之间。

优选地，施加所述管芯包括在粘合层上提供至少两个管芯，一个或多个通孔芯片中的至少一个设置在至少两个管芯之间。

优选地，第二结构包括至少一个有源器件，并且至少一个有源器件通过至少一个通孔与多个RDL接触焊盘中的至少一个电通信。

根据本发明的再一方面，提供了一种封装件，包括：模制衬底；管芯，具有至少一个安装件，管芯至少部分地设置在模制衬底内；至少一个通孔，设置在模制衬底内并具有位于模制衬底的第一侧处的第一端以及位于模制衬底与第一侧相对的第二侧处的第二端；以及第一再分布层(RDL)，形成在模制衬底的第一侧上，RDL具有多个RDL接触焊盘以及与RDL接触焊盘电接触的多条导线。

优选地，通过模制衬底的第一侧露出管芯的所述至少一个安装件和至少一个通孔的第一端。

优选地，至少一个通孔的第一端和管芯的至少一个安装件与模制衬底的第一侧基本共面，并且至少一个通孔的第二端与模制衬底的第二侧基本共面。

优选地，模制衬底的厚度与管芯的高度近似相同。