[发明专利]一种半导体器件用氮化镓外延的制备方法

说明书

技术领域

本发明涉及半导体材料及器件领域，特别是涉及一种基于硅衬底的异质结纳米侧向外延制备宽带隙半导体氮化镓外延的方法。

背景技术

当前出现的一系列的新兴产业或产品--“新能源”、“高铁”、“电动汽车”、“智能电网”、“LED”、“4G”等等无一例外地依赖于半导体材料、器件和模块的应用。而传统硅器件及模块如硅、砷化镓等，其性能已接近由材料特性所决定的理论极限，已不能满足当前电力电子/射频电子/光电子日益增长的高频、高功率、高能效等需求。宽带隙半导体氮化镓外延及器件的制备是电力电子/射频电子/光电子行业发展的大势所趋。

而目前常见在图形衬底上生长氮化镓外延材料的方法，如在蓝宝石基板上制作规则的图形化处理–PSS（Patterned Sapphire Substrate），及ICP刻蚀等过程来制备。但是由于光刻机条件及生产成本的限制，蓝宝石衬底的图形的最小尺寸一般在微米级，如果要在蓝宝石衬底上获得纳米级特定规则的微结构图案，则需要用昂贵且耗时的电子束光刻方法，这将大大提高氮化镓材料、器件及模块的成本。硅衬底作为蓝宝石衬底的替代产品，具有成本低、衬底面积大、工艺兼容等一系列优点，但由于硅衬底与氮化镓外延之间存在较大的晶格失配和热失配，氮化镓外延制备过程中，失配位错的形成、位错密度过高也是亟待解决的技术难题。

发明内容

本发明旨在提供一种在硅衬底上基于异质结纳米侧向外延制备氮化镓外延的方法，以解决现有技术中硅衬底上氮化镓外延位错密度高的问题，可有效抑制失配位错的形成、降低位错密度。本发明的一种半导体器件用氮化镓外延的制备方法，包括以下步骤：

步骤1：制备通孔纳米级掩模，采用纳米微结构制备技术及阳极氧化法形成大面积有序纳米多孔氧化铝，并将其制备成通孔纳米级掩模。

步骤2：利用气相沉积方法（PECVD）在（111）硅衬底表面沉积一层二氧化硅薄膜。

步骤3：通过表面覆盖材料，将制备的纳米级微结构传递到二氧化硅表面作为刻蚀的掩模。

步骤4：利用干法刻蚀技术将掩模的纳米结构转移到二氧化硅薄膜中，然后将掩膜清除。

步骤5：利用化学气相沉积进行硅外延纳米线的生长。

步骤6：将样品放入氟化氢（HF）中刻蚀后取出以露出硅外延纳米线的头部。

步骤7：将样品放入化学气相沉积炉中通入碳源气体进行碳化，使得硅外延纳米线形成碳化硅。

步骤8：将样品置于低压金属有机物气相外延生长技术设备（MOCVD）中，进行异质结纳米侧向外延生长氮化镓。

本发明的有益技术效果是：通过纳米侧向外延有利于三维应力释放，采用纳米晶柱阵列衬底可以在不形成失配位错的条件下释放其上生长的外延薄膜晶体中的失配应变，有效地抑制其中失配位错的形成，获得高质量的外延薄膜晶体，从而不仅制备出具有低缺陷密度的高质量的氮化镓材料，而且降低了氮化镓材料、器件及模块的成本，实现氮化镓外延的产业制备。

附图说明

图1是本发明中的异质结纳米侧向外延的制备氮化镓外延流程图。

图2是本发明中的纳米掩膜的制备流程图。

图3是本发明中的纳米级掩模微结构示意图。

其中：101是（111）硅衬底；102是二氧化硅薄膜；103是硅；104是碳化硅；105是氮化镓；201是铝片；202是氧化铝；203是覆盖材料；204是衬底。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。本发明较佳实施例，异质结纳米侧向外延制备氮化镓外延流程步骤如图1所示：

步骤1：制备通孔纳米级掩模，采用纳米微结构制备技术及新型阳极氧化法形成大面积有序纳米多孔氧化铝，并将其制备成通孔纳米级掩模。

步骤2：利用气相沉积方法（PECVD）在（111）硅衬底101表面沉积一层二氧化硅薄膜102。

步骤3：通过表面覆盖材料203（覆盖材料可采用PMMA材料），将制备的纳米级微结构传递到二氧化硅表面作为刻蚀的掩模。

步骤4：利用干法刻蚀技术将掩模的纳米结构转移到二氧化硅薄膜102中，然后将掩膜清除。

步骤5：利用化学气相沉积进行硅103外延纳米线的生长。

步骤6：将样品放入氟化氢（HF）中刻蚀后取出以露出硅外延纳米线的头部。