[发明专利]碳化硅半导体器件和制造碳化硅半导体器件的方法

说明书

技术领域

本发明涉及碳化硅半导体器件和制造碳化硅半导体器件的方法。更具体地，本发明涉及具有栅电极的碳化硅半导体器件和制造碳化硅半导体器件的方法。

背景技术

已知的是，通常需要权衡用于电功率的半导体器件中的导通电阻和击穿电压。近年来，出于提高击穿电压同时抑制导通电阻的目的，已提出一种具有诸如超结（super junction）结构的电荷补偿结构的半导体器件。例如，日本专利特开No.2004-342660公开了一种具有电荷补偿结构的功率MOSFET（金属氧化物半导体场效应晶体管）。

根据上述公开中的技术，在p型柱层（电荷补偿结构）上形成用作沟道的p⁺型基层。因此，电荷补偿结构中的杂质将影响沟道性质。

发明内容

本发明旨在解决上述问题。本发明的目的在于提供可以使击穿电压提高同时避免对沟道性质产生影响并且抑制导通电阻的碳化硅半导体器件和制造碳化硅半导体器件的方法。

本发明的碳化硅半导体器件包括碳化硅层、栅绝缘膜、栅电极、第一电极和第二电极。碳化硅层包括在厚度方向上彼此相反的第一表面和第二表面。碳化硅层包括第一区、第二区、第三区和第四区。所述第一区构成所述第一表面并且具有第一导电类型。所述第二区设置在所述第一区上以通过所述第一区与所述第一表面隔开并且具有不同于所述第一导电类型的第二导电类型。所述第三区设置在所述第二区上，通过所述第二区与所述第一区隔离，并且具有所述第一导电类型，所述第四区设置在所述第一区中，所处的位置远离所述第一表面和所述第二区的每个，并且具有所述第二导电类型。所述栅绝缘膜设置在所述第二区上，连接所述第一区和所述第三区。所述栅电极设置在所述栅绝缘膜上。所述第一电极设置在所述第一区上。所述第二电极设置在所述第三区上。

根据本器件，通过由第四区的耗尽而产生的其它极性的固定电荷，补偿由第一区的耗尽而产生的正负极性之一的固定电荷所造成的厚度方向上的电场的至少一部分。换句话讲，提供了电荷补偿结构。因此，厚度方向上的电场强度的最大值得以抑制。因此，可以提高碳化硅半导体器件的击穿电压。根据本器件，第四区所处的位置远离第二区。因此，可以避免出现第四区中的杂质影响用作沟道的第二区的事件。

优选地，所述第四区在所述厚度方向上的厚度大于5μm。因此，电荷补偿结构设置在厚度方向上的较大范围内。因此，可以进一步提高碳化硅半导体器件的击穿电压。

优选地，在所述第二表面上设置具有侧壁的栅沟槽，所述栅沟槽经过所述第三区和所述第二区直至到所述第一区，并且所处的位置远离所述第四区。所述栅绝缘膜设置在所述侧壁上。因此，电荷补偿结构可以应用于沟槽型半导体器件。

优选地，所述栅沟槽的所述侧壁与所述碳化硅层的所述第二表面成大于0°且小于90°的角度倾斜。因此，可以提供具有相对于第二表面倾斜的面取向的沟道面。

优选地，与所述栅沟槽的所述侧壁相对于所述厚度方向的角度相比，所述第四区的侧面相对于所述厚度方向的角度小。因此，凭借第四区进行的电荷补偿可以更充分地起效。

优选地，所述碳化硅层具有六方晶系的晶体结构。所述碳化硅层的栅沟槽的侧壁包括由{0-33-8}面和{0-11-4}面中的至少一者构成的区域。因此，可以增大侧壁上的载流子迁移率。因此，可以抑制碳化硅半导体器件的导通电阻。

制造本发明的碳化硅半导体器件的方法包括下述的步骤。制备碳化硅层，所述碳化硅层具有在厚度方向上彼此相反的第一表面和第二表面。所述碳化硅层包括第一区、第二区、第三区和第四区。所述第一区构成所述第一表面并且具有第一导电类型。所述第二区设置在所述第一区上，通过所述第一区与所述第一表面隔开并且具有不同于所述第一导电类型的第二导电类型。所述第三区设置在所述第二区上，通过所述第二区与所述第一区隔离，并且具有所述第一导电类型。所述第四区设置在所述第一区中，所处的位置远离所述第一表面和所述第二区的每个，并且具有所述第二导电类型。在所述第二表面上，形成具有侧壁的栅沟槽，所述栅沟槽经过所述第三区和所述第二区直至到所述第一区，并且所处的位置远离所述第四区。在所述栅沟槽的所述侧壁上形成栅绝缘膜。在所述栅绝缘膜上形成栅电极。在所述碳化硅层的所述第一区上形成第一电极。在所述碳化硅层的所述第三区上形成第二电极。