[发明专利]图案的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种图案的形成方法。

背景技术

在半导体技术领域，为提高半导体器件的性能和降低生产成本，集成电路的集成度越来越高，集成电路上的晶体管的特征尺寸越来越小。据此，在具体生产中就需要提供更精密的技术，在半导体衬底上形成更精细的图案。

在现有技术中，光刻技术可以在衬底上定义并形成半导体器件的图案，并得到广泛应用。但是，随着半导体工艺节点进入到65纳米、45纳米，甚至更低的32纳米，当光刻技术中曝光线条的特征尺寸接近于曝光系统的理论分辨极限时，衬底表面的成像就会发生严重的畸变，从而导致光刻图形质量的严重下降。因此，业界提出了光刻分辨率增强技术（RET，Resolution EnhancementTechnology），目前，普遍使用自对准双重图案技术（SADP，Self-Aligned DoublePatterning Technology）。

下面结合附图图1至图5具体说明现有采用SADP技术形成精细图案的方法，包括以下步骤：

参照图1，在半导体衬底100上形成膜层101，在膜层101上形成牺牲层102；

参照图1和图2，使用光刻、刻蚀技术，图形化所述牺牲层102，形成牺牲线103；

参照图3，使用化学气相沉积工艺，沉积介质层104，覆盖膜层101、牺牲线103；

参照图4，使用回刻工艺，去除膜层101表面、牺牲线103表面的介质层，剩余牺牲线103延伸方向的两相对侧壁的介质层为侧墙105；

参照图4和图5，以侧墙105为掩模，刻蚀去除牺牲线103、膜层101，暴露衬底100，形成线106；

参照图6，去除侧墙105。

继续参照图6，图案的孔距（Pitch）为相邻线106相同一侧之间的距离L，即等于线宽W和相邻线之间的间距d之和，L=W+d。使用SADP技术，可以得到具有较小线宽和间距的高密度图案。也就是说，线106的排列密度相比于牺牲线103（参照图2）的排列密度加倍，尤其是当半导体技术的工艺节点达到45nm至32nm，SADP技术可以制得精细图案。

但是，随着半导体技术的工艺节点不断降低，尤其是当半导体工艺节点从32nm迈入20nm甚至更低，使用现有技术的SADP技术得到图案的线的边缘出现畸变情形。

更多关于自对准图形化的知识，请参考2007年6月28日公开的公开号为US2007148968A1的美国专利文献。

发明内容

本发明解决的问题是使用现有技术的SADP技术得到图案的线的边缘出现畸变情形。

为解决上述问题，本发明提供一种新的图案形成方法，包括：

提供半导体衬底；

在所述衬底上形成包括多个等间距、平行排列第一线的第一图案，第一图案的孔距为最终形成图案孔距的四倍；

在所述第一线延伸方向的两相对侧壁形成第二线，其中，第二线的线宽等于第一线的线宽，第二线的材料与第一线的材料不同；

在所述第二线与第一线相对且远离第一线的侧壁形成第三线，第三线的线宽与第一线的线宽相同；

在所述第三线与第二线相对且远离第二线的侧壁外延生长形成第四线，第四线的线宽与第一线的线宽相同，第四线的材料与第三线的材料不同；

去除所述第一线、第三线，最终形成的图案包括第二线、第四线。

可选地，所述第一线、第三线的材料为多晶硅，第二线、第四线的材料均为锗硅；或者第一线的材料包括光刻胶、无定形碳、或含硅抗反射层，第二线的材料为介质材料，第三线的材料为多晶硅，第四线的材料为锗硅。

可选地，当第一线的材料为多晶硅、无定形碳、或含硅抗反射层，所述第一线的形成方法包括：

沉积第一线材料，覆盖半导体衬底；

在所述第一线材料上形成图形化的光刻胶层，定义第一线的位置；

以所述图形化的光刻胶层为掩模，刻蚀第一线材料，形成第一线；

去除图形化的光刻胶层。

可选地，当第二线材料为多晶硅，所述形成第二线的方法，包括：

在第一线上形成硬掩模层；

以所述硬掩模层为掩模，在第一线延伸方向的侧壁外延生长锗硅，为第二线；

在去除第一线时，也去除硬掩模层。

可选地，所述硬掩模层的材料为氮化硅。

可选地，所述形成第三线的方法，包括：

沉积多晶硅层，覆盖半导体衬底、第一线、第二线；