[发明专利]晶体管的形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种晶体管的形成方法。

背景技术

随着半导体技术的不断发展，MOS晶体管的特征尺寸不断缩小，MOS晶体管的栅介质层的厚度也按等比例缩小的原则变得越来越薄。当所述栅介质层的厚度薄到一定的程度后，其可靠性问题，尤其是与时间相关的击穿、热载流子效应、栅电极中的杂质向衬底的扩散等问题，将严重影响器件的稳定性和可靠性。现在，SiO₂层作为栅介质层已经达到其物理厚度极限，利用高K栅介质层替代SiO₂栅介质层，可以在保持等效氧化层厚度（EOT，EquivalentOxide Thickness）不变的情况下大大增加栅介质层的物理厚度，从而减小了栅极漏电流。

但是由于高K栅介质层大多是金属离子氧化物，且没有固定的原子配位，其与硅衬底之间键合的稳定程度较SiO₂与硅衬底之间键合的稳定程度相比要差得多，造成高K栅介质层与硅衬底之间具有大量的界面缺陷。在现有技术中，一种典型的金属栅结构包括：界面层（interfacial layer，IL）、位于界面层上的高K栅介质层、位于高K栅介质层上的金属栅极。

在这种情况下，等效氧化层厚度（EOT）等于等效界面层厚度加等效高K栅介质层厚度。由于界面层的厚度已经达到物理极限，现有技术通过降低高K栅介质层的厚度来降低等效氧化层厚度。降低高K栅介质层的厚度可以提高沟道区中载流子的迁移率，抑制短沟道效应。但随着半导体工艺技术节点不断降低，尤其是从32nm技术节点进入22nm，甚至更低，现有技术为获得较低的等效氧化层厚度而减小高K栅介质层的物理厚度的空间也越来越小，沟道区中载流子的迁移率逐渐降低，栅极漏电流增加。由此，制造的晶体管的性能也降低了。

更多关于等效氧化层厚度的知识，请参照2010年9月29日公开的公开号为CN101290880B的中国专利文献。

发明内容

本发明解决的问题是，现有技术为获得较低的等效氧化层厚度而减小高K栅介质层的物理厚度的空间也越来越小。由此，制造的晶体管的性能也降低了。

为解决上述问题，本发明提供一种新的晶体管的形成方法，包括：

提供具有伪栅极的半导体衬底，在半导体衬底上形成有层间介质层；

去除所述伪栅极，形成第一沟槽；

在所述第一沟槽底部形成氧化硅层，作为界面层；

形成氧化硅层后，在所述第一沟槽中形成位于所述氧化硅层上的高K栅介质层、位于所述高K栅介质层上的氮化钛层，填充部分深度的第一沟槽；

对所述氮化钛层进行吸氧物质掺杂；

对所述氮化钛层进行吸氧物质掺杂后，形成多晶硅层，填充第一沟槽；

去除所述多晶硅层，形成第二沟槽；

在所述第二沟槽中形成导电物质，作为栅极。

可选地，对所述氮化钛层进行吸氧物质掺杂的方法为物理气相沉积法，其中，在沉积反应腔内的温度范围为0℃～500℃。

可选地，所述氮化钛层中的吸氧物质的质量浓度范围为0.01%～10%。

可选地，所述吸氧物质包括铜、铁、钴、锌、锡或锰中的一种或多种。

可选地，所述形成多晶硅层的方法为化学气相沉积法，其中，在沉积反应腔内温度范围为400℃～600℃。

可选地，所述去除多晶硅层的方法，包括：

在所述层间介质层上形成图形化的掩模层，定义第一沟槽中多晶硅层的位置；

以所述图形化的掩模层为掩模，刻蚀去除第一沟槽中的多晶硅层；

去除图形化的掩模层。

可选地，形成高K栅介质层和氮化钛层的方法，包括：

沉积高K介质层、氮化钛材料层，覆盖所述层间介质层、填充第一沟槽；

去除高出层间介质层的高K介质层、氮化钛材料层，在所述氧化硅层上形成高K栅介质层和位于高K栅介质层上的氮化钛层。

可选地，去除高出层间介质层的高K介质层、氮化钛材料层的方法，包括化学机械抛光或回刻工艺。

可选地，所述高K介质层的材料包括氧化铬或氧化锆。

可选地，在所述半导体衬底上形成层间介质层之前，在所述伪栅极两侧的半导体衬底中形成源极和漏极。

可选地，所述形成源极和漏极的方法，包括：

在所述伪栅极两侧的半导体衬底中形成sigma形凹槽；

在所述sigma形凹槽中形成半导体材料；