[发明专利]多层芯片电子元件

说明书

相关申请的交叉引用

本申请要求于2012年8月28日在韩国知识产权局申请的韩国专利申请No.10-2012-0094540的优先权，在此通过引用将该申请的全部内容并入本申请中。

技术领域

本发明涉及一种多层芯片电子元件。

背景技术

电感器（一种多层芯片元件）是一种能够通过设置电子电路、电阻器和电容器以消除噪音的代表性无源元件。

通过印刷和堆叠导电图案以在磁性物质或电介质物质中形成线圈，可以制造多层芯片型电感器。多层芯片型电感器具有多个形成有导电图案的磁性层堆叠于其中的结构。多层芯片电感器内的内部导电图案通过形成在各磁性层中的转接电极（via electrode）顺序地连接，以便在芯片内形成线圈结构从而实现目标电感和阻抗特性。

最近，对多层芯片电感器的小型化的需要已经增加。即使在制造小型化多层芯片电感器的情况中，存在用于抑制分层（delamination）形成的切割边缘相对于芯片尺寸而言相对较大的缺陷。

因此，需要开发能够保证高容量同时实现小型化的多层芯片电感器。

[现有技术文献]

韩国专利公开No.2001-0085376

日本专利公开No.2005-142389

发明内容

本发明的一个方面提供一种多层芯片电子元件，该多层芯片电子元件能够在被小型化的同时保证高容量。

根据本发明的一个方面，提供一种多层芯片电子元件，该多层芯片电子元件包括：多层本体，所述多层本体形成为2016尺寸或更小并且包括：多个磁性层，该多个磁性层上形成有导电图案；和转接电极，该转接电极电连接所述导电图案以沿层压方向形成线圈图案，其中在所述线圈图案沿所述多层本体的长度方向和宽度方向的方向投影的情况中，当形成在所述线圈图案的内侧中的面积被定义为Ai并且形成在所述线圈图案的外侧的面积被定义为Ao时，满足0.40≤Ai：Ao≤1.03，并且当所述线圈图案的面积被定义为Ae并且所述多层本体的沿所述长度和宽度方向的总面积被定义为At时，满足0.13≤Ae：At≤0.78。

所述多层本体可以包括：第一磁性层，该第一磁性层与所述导电图案形成通用层；和第二磁性层，该第二磁性层插设在所述第一磁性层之间。

所述第一磁性层可以被印刷成具有等于印刷在所述第二磁性层上的所述导电图案的厚度的厚度。

所述多层芯片电子元件的长度和宽度可以分别具有2.0±0.1mm和1.6±0.1mm的范围。

所述Ai可以是所述磁性层的占据所述线圈图案的内侧的面积。

所述Ao可以是所述磁性层的占据所述线圈图案的外侧的面积。

所述线圈图案可以包括沿所述宽度方向的导电图案和沿所述长度方向的导电图案，并且沿所述宽度方向形成的边缘部分的相对于沿所述长度方向的导电图案的宽度可以窄于沿所述长度方向形成的边缘部分的相对于沿所述宽度方向的导电图案的宽度。

根据本发明的另一方面，提供一种多层芯片电子元件，该多层芯片电子元件包括：多层本体，该多层本体通过堆叠多个磁性层而形成；和导电图案，该导电图案布置在所述多个磁性层之间并且沿层压方向电连接以形成线圈图案，其中在所述线圈图案中的单个线圈图案沿所述多层本体的长度方向和宽度方向投影的情况中，当所述线圈图案内侧的所述磁性层的面积被定义为Ai并且所述线圈图案外侧的所述磁性层的面积被定义为Ao时，满足0.40≤Ai：Ao≤1.03。

当所述线圈图案的面积被定义为Ae并且所述多层本体的沿所述长度方向和宽度方向投影的总面积被定义为At时，可以满足0.13≤Ae：At≤0.78。

所述磁性层可以包括：第二磁性层，在该第二磁性层中烧制有磁性基板；和

第一磁性层，该第一磁性层通过烧制而成，并且所述第一磁性层具有施加到所述第一磁性层上的磁性物质，以使得所述第一磁性层具有等于印刷在所述第二磁性层上的所述导电图案的厚度的厚度。

所述线圈图案可以包括沿所述宽度方向的导电图案和沿所述长度方向的导电图案，并且沿所述宽度方向形成的边缘部分的相对于沿所述长度方向的导电图案的宽度可以窄于相对于沿所述宽度方向的导电图案沿所述长度方向形成的边缘部分的相对于沿所述宽度方向的导电图案的宽度。

所述多层芯片电子元件的长度和宽度可以分别具有2.0±0.1mm和1.6±0.1mm的范围。

附图说明

通过以下结合附图的详细描述，将更清楚地理解本发明的上述和其它方面、特征和其它优点，其中：