[发明专利]半导体器件及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸也越来越短。然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管（Fin FET），鳍式场效应晶体管是一种常见的多栅器件，请参考图1，图1是现有技术的鳍式场效应管的剖面结构示意图，图2是图1在AA’方向上的剖面结构示意图，包括：

半导体衬底10；位于所述半导体衬底10表面的鳍部11，所述鳍部11的材料为硅、锗或硅锗；位于所述半导体衬底10和部分鳍部11侧壁表面的绝缘层12；位于所述绝缘层12表面、以及鳍部11的顶部和侧壁表面的栅介质层14；位于所述栅介质层14表面的栅电极层15；位于所述栅介质层14和栅电极层15两侧的鳍部11内的源区和漏区16；所述鳍部11的顶部和侧壁与栅介质层14相接触的部分成为沟道区。

然而，随着工艺节点的进一步缩小，现有的鳍式场效应管依旧容易产生漏电流，导致鳍式场效应管性能不稳定。

更多关于鳍式场效应管的相关资料请参考专利号为US7317230B2的美国专利文件。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，提高鳍式场效应管的性能，并使所述鳍式场效应管的阈值电压控制更为灵活。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底表面具有介质层，所述介质层表面具有半导体层，所述半导体层内具有暴露出介质层表面的第一开口；在所述第一开口的侧壁表面形成应力层；在形成应力层之后，刻蚀位于第一开口两侧的部分半导体层直至暴露出介质层，在所述第一开口两侧分别形成与所述应力层相接触的鳍部；在所述鳍部两侧的介质层表面分别形成背栅结构和主栅结构，所述背栅结构与所述应力层相接触，所述主栅结构与所述鳍部的侧壁相接触，且所述主栅结构与应力层相对。

可选的，所述半导体层的材料为硅，所述应力层的材料为硅锗或碳化硅，所述应力层的厚度为5纳米~30纳米。

可选的，所述应力层的形成工艺为选择性外延沉积工艺。

可选的，所述第一开口的形成工艺为：在半导体层表面形成第一掩膜层，所述第一掩膜层内具有暴露出部分半导体层表面的第二开口；以所述第一掩膜层为掩膜，刻蚀所述半导体层直至暴露出介质层为止。

可选的，所述鳍部的形成工艺为：在形成应力层之后，扩大所述第二开口的尺寸，并暴露出所述第二开口底部的半导体层表面；在扩大所述第二开口的尺寸之后，在所述第一开口和第二开口内形成第二掩膜层，所述第二掩膜层的材料与第一掩膜层的材料不同；去除所述第一掩膜层，并以所述第二掩膜层为掩膜，刻蚀所述半导体层直至暴露出介质层为止，并去除所述第二掩膜层。

可选的，所述扩大所述第二开口的尺寸的工艺为各向同性的湿法刻蚀工艺。

可选的，所述第一掩膜层的材料氮化硅，所述第二掩膜层的材料为氮氧化硅、氧化硅或有机材料。

可选的，所述鳍部与主栅结构相接触的侧壁表面的晶面为（111）。

可选的，所述刻蚀位于第一开口两侧的部分半导体层的工艺包括：各向异性的干法刻蚀工艺、以及所述各向异性的干法刻蚀工艺之后的各向异性的湿法刻蚀工艺。

可选的，所述背栅结构和主栅结构的形成工艺为：在所述介质层表面、鳍部的侧壁和顶部表面、以及应力层表面形成栅极结构层；去除高于所述鳍部顶部表面的栅极结构层，在所述鳍部两侧的介质层表面分别形成背栅结构和主栅结构。

可选的，所述栅极结构层包括栅介质层、以及位于所述栅介质层表面的栅电极层。

可选的，所述栅介质层的材料为氧化硅或氮氧化硅，所述栅电极层的材料为多晶硅；所述栅介质层的材料为高K介质材料，所述栅电极层的材料为金属。

可选的，所述去除高于鳍部顶部表面的栅极结构层的工艺为化学机械抛光工艺或回刻蚀工艺。

可选的，在所述主栅结构两侧的鳍部内形成源区和漏区。

可选的，所述鳍部的宽度为5纳米~20纳米。

可选的，所述第一开口的宽度为20纳米~200纳米。

可选的，所述基底的材料为硅，所述介质层的材料为氧化硅。