[发明专利]CMOS晶体管及其形成方法、鳍式场效应晶体管及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及CMOS晶体管及其形成方法、鳍式场效应晶体管及其形成方法。

背景技术

由于应力可以改变沟道区中的载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。在现有技术中，应变记忆技术（SMT，Stress Memorization Technology）和嵌入式锗硅（Embedded GeSi）技术，是为沟道区提供应力，提高沟道区载流子迁移率的两种常用手段。使用上述两种手段，在沟道区导通时，避免了沟道区中的部分载流子在运动过程中遭到晶格的反射而发生运动轨迹改变，提高了载流子的迁移率，提升了晶体管的性能。

但是，随着半导体器件的特征尺寸越来越小，相应地，沟道区的尺寸也缩小了，沟道区的深度变浅。参照图1，沟道区变浅时，在栅电压、源区和漏区之间的电压作用下，在栅极10下的沟道区中运动的部分载流子的运动方向（箭头方向）会发生偏转，到达栅介质层11与沟道区的界面，并在该界面处发生反射。之后，该部分载流子的运动速率和方向都发生了改变，从而降低了沟道区中载流子的迁移率，降低了晶体管的性能。

更多关于提高沟道区载流子迁移率的方法，请参照2009年8月4日公开的公开号为US7569443B2的美国专利文献。

发明内容

本发明解决的问题是现有技术的晶体管的性能降低。

为解决上述问题，本发明提供了一种CMOS晶体管的形成方法，包括：

提供半导体衬底；

沿栅线方向，在所述半导体衬底中形成隔离沟槽，相邻隔离沟槽之间为有源区；

在所述隔离沟槽中形成磁性材料层，所述磁性材料层与沟道区具有相对的部分；

在形成所述磁性材料层后，在所述有源区上形成位于所述半导体衬底上的栅介质层、位于所述栅介质层上的栅极，及位于栅极两侧半导体衬底中的源极和漏极；

形成栅极、源极和漏极后，对所述磁性材料层进行磁化处理，或者，在形成所述磁性材料层后，形成栅极、源极和漏极之前，对所述磁性材料层进行磁化处理；

其中，经磁化处理的磁性材料层具有N极和S极，栅线方向上相邻的两个磁性材料层在所述栅极下的沟道区中产生磁场，设定垂直于半导体衬底表面且平行于栅长方向的晶体管剖面为纸面：当CMOS晶体管为N型晶体管，所述磁场的方向为垂直所述纸面并指向纸内，当CMOS晶体管为P型晶体管时，所述磁场的方向为垂直所述纸面并指向纸外。

可选的，所述磁性材料层的厚度与沟道区的厚度相等，且所述磁性材料层的底部与沟道区的底部持平。

可选的，在所述隔离沟槽中形成磁性材料层的方法，包括：

沉积磁性材料，覆盖所述半导体衬底、填充隔离沟槽；

去除高出所述半导体衬底表面的磁性材料，剩余隔离沟槽中的磁性材料，为磁性材料层。

可选的，所述磁性材料层的材料包括：铁、钴、镍中的一种，或铁、钴或镍的氧化物，或铁、镍、钴中的两种或三种的合金，或铁合金、镍合金或钴合金。

可选的，所述沉积磁性材料的方法，包括物理气相沉积、化学气相沉积或溅射工艺。

可选的，去除高出半导体衬底表面的磁性材料的方法，包括化学机械抛光或回刻工艺。

可选的，在形成磁性材料层之前，还包括在所述隔离沟槽中形成第一介质层；

形成第一介质层的方法，包括：

形成介质层，覆盖半导体衬底、填充隔离沟槽；

去除高出半导体衬底表面的介质层、隔离沟槽中的部分厚度的介质层，形成隔离沟槽中的第一介质层。

可选的，所述第一介质层的上表面与沟道区底部持平。

可选的，在所述隔离沟槽中形成磁性材料层后，还包括：在所述隔离沟槽中形成位于磁性材料层上的第二介质层，形成第二介质层的方法，包括：

沉积第二介质层，覆盖半导体衬底；

去除半导体衬底表面的第二介质层，形成隔离沟槽中位于磁性材料层上的第二介质层。

可选的，在所述栅极两侧的半导体衬底中形成源极和漏极的方法，包括：

在所述栅极两侧的半导体衬底中形成sigma形凹槽；

在所述sigma形凹槽中形成半导体材料；

在形成半导体材料后，在所述sigma形凹槽的半导体材料中进行离子注入，形成源极和漏极。

可选的，若所述CMOS晶体管为N型晶体管，所述半导体材料为碳硅；若所述CMOS晶体管为P型晶体管，所述半导体材料为锗硅。