[发明专利]MIM电容及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种MIM电容及其形成方法。

背景技术

电容元件常用于如射频IC、单片微波IC等集成电路中作为电子无源器件。常见的电容元件包括金属氧化物半导体（MOS）电容、PN结电容以及MIM（metal-insulator-metal，简称MIM）电容等。其中，MIM电容在某些特殊应用中提供较优于MOS电容以及PN结电容的电学特性，这是由于MOS电容以及PN结电容均受限于其本身结构，在工作时电极容易产生空穴层，导致其频率特性降低。而MIM电容可以提供较好的频率以及温度相关特性。

请参考图1，为现有技术的MIM电容的剖面结构示意图。

所述结构包括：介质层10，位于介质层10表面的下层金属层11，位于下层金属层11和介质层10表面的层间介质层20，形成于层间介质层20中的MIM电容27，所述MIM电容包括电容下电极24、上电极26和电容介电层25，位于层间介质层20表面的上层金属层31。所述MIM电容的上电极26通过插塞22和上层金属31相连，MIM电容的下电极24通过插塞21和下层金属层11相连。而所述层间介质层20中还具有插塞23，连接上层金属层31和下层金属层11。

从图1中可以看出，所述插塞22、插塞21和插塞23的深度和位置都不相同，如果同时刻蚀所述插塞22和插塞23的通孔时，由于刻蚀深度相差较大，容易使形成插塞22的通孔穿透上电极26，直接与电容介电层25或者下电极24相连，从而使MIM电容失效。如果分开刻蚀所述通孔，则需要增加工艺步骤，提高工艺成本。

更多关于MIM电容的形成方法，请参考公开号为US2008/0290459A1的美国专利文件。

发明内容

本发明解决的问题是提供一种MIM电容及其形成方法，降低形成MIM电容的工艺成本，降低与MIM电容上下电极连接的通孔的刻蚀难度。

为解决上述问题，本发明的技术方案提出了一种MIM电容的形成方法，所述方法包括：提供基底、相邻的第一区域和第二区域，所述部分基底位于第一区域，部分基底位于第二区域；在所述第一区域的基底的表面形成第一电极层；在所述第一电极层表面和基底表面形成绝缘层；在所述绝缘层表面形成第二电极层，所述第二电极层包括第一部分和与第一部分相连的第二部分，所述第一部分位于第二区域的绝缘层表面且暴露出部分所述第一电极层表面的绝缘层，所述第二部分位于第二区域的绝缘层表面，且所述第二电极层的厚度和材料与第一电极层的厚度和材料相同；在第二电极层表面和绝缘层表面形成第三介质层并平坦化所述第三介质层；同时形成第一通孔和第二通孔，其中，所述第一通孔依次贯穿第三介质层、绝缘层和第一区域的第一电极层，所述第二通孔依次贯穿第三介质层、第二电极层和第二区域的绝缘层，且第一通孔贯穿的第三介质层厚度与第二通孔贯穿的第三介质层厚度相同。

可选的，还包括第三区域，所述部分基底位于第三区域，并且在第一区域和第三区域的基底表面同时形成第一电极层。

可选的，还包括：同时形成第一通孔、第二通孔和第三通孔，所述第三通孔依次贯穿第三介质层、绝缘层和第三区域的第一电极层。

可选的，所述基底包括：第一介质层和位于第一区域的第一介质层内的第一金属层和位于第三区域的第一介质层内的第二金属层，所述第一金属层的表面和第二金属层的表面与第一介质层的表面齐平，以及位于所述第一介质层表面、第一金属层表面和第二金属层表面的第二介质层；所述第一通孔、第二通孔和第三通孔还贯穿所述第二介质层。

可选的，所述第一电极层的厚度为10纳米~40纳米，第二电极层的厚度为10纳米~40纳米。

可选的，所述第一电极层的材料为TiN、Ti、TaN、Ta、WN、W或TiW，第二电极层的材料为TiN、Ti、TaN、Ta、WN、W或TiW。

可选的，所述绝缘层的材料为高k介质材料。

可选的，所述绝缘层的厚度为1纳米~5纳米。

可选的，还包括，填充所述第一通孔、第二通孔和第三通孔，形成第一插塞、第二插塞和第三插塞，填充所述第一插塞、第二插塞和第三插塞的材料为Cu、W或Al。

可选的，还包括，在第三介质层表面形成与第二插塞和第三插塞连接的第三金属层。