[发明专利]行解码电路

权利要求书

1.一种行解码电路，适用于一存储器装置，包括：

多个行解码区块，分别包括多个行解码器，各该行解码器包括：

一选择晶体管，该选择晶体管的第一源/漏极耦接一系统高电压，该选择晶体管的栅极接收一第一控制信号，并且该选择晶体管的第二源/漏极输出对应的一行选择信号至该存储器装置的一存储器阵列；以及

至少一开关晶体管，多个该开关晶体管相互串联耦接于该选择晶体管的第二源/漏极与对应的一第一参考信号之间，并且多个该开关晶体管的栅极分别接收对应的一第二控制信号；

其中，当该选择晶体管受控于该第一控制信号而导通时，设定该第一参考信号为高电平。

2.如权利要求1所述的行解码电路，其中各该行解码区块更包括：

一反相器，耦接对应的行解码区块中的该多个行解码器，接收一预充电信号，并输出该第一控制信号。

3.如权利要求2所述的行解码电路，其中该选择晶体管为一P型晶体管，且多个该开关晶体管分别为一N型晶体管。

4.如权利要求3所述的行解码电路，其中当各该行解码器于对应的行解码区块依据一存储器地址的一第一部分而未被选择时，各该行解码器所对应的该预充电信号及对应的该第一参考信号为高电平。

5.如权利要求4所述的行解码电路，其中当各该行解码器所对应的行解码区块被选择时，各该行解码器所对应的该预充电信号及对应的该第一参考信号为低电平。

6.如权利要求5所述的行解码电路，其中各该行解码器所对应的该第一参考信号为各该行解码器所对应的该预充电信号。

7.如权利要求6所述的行解码电路，其中当各该行解码器所对应的该行解码区块未被选择时，各该行解码器所对应的该第二控制信号为低电平。

8.如权利要求6所述的行解码电路，其中当各该行解码器所对应的行解码区块未被选择时，各该行解码器所对应的该第二控制信号为高电平。

9.如权利要求5所述的行解码电路，其中该预充电信号的高电平对应于该系统高电压，该第一参考信号的高电平对应于一晶体管导通电压，且该预充电信号与该第一参考信号的低电平对应于一接地电压，其中该晶体管导通电压低于该系统高电压且高于该开关晶体管的一临界电压。

10.如权利要求9所述的行解码电路，其中当各该行解码器所对应的行解码区块未被选择时，各该行解码器所对应的该第二控制信号为低电平。

11.如权利要求9所述的行解码电路，其中当各该行解码器所对应的行解码区块未被选择时，各该行解码器所对应的该第二控制信号为高电平。

12.如权利要求5所述的行解码电路，其中当各该行解码器所对应的行解码区块被选择且各该行解码器依据该存储器地址的一第二部分而未被选择时，各该行解码器所对应的该第二控制信号至少其一为低电平。

13.如权利要求12所述的行解码电路，其中当各该行解码器所对应的行解码区块被选择且各该行解码器依据该存储器地址的该第二部分而被选择时，各该行解码器所对应的该第二控制信号为高电平。

14.如权利要求13所述的行解码电路，其中该存储器地址的该第一部分为该存储器地址的一高位元部分，该存储器地址的该第二部分为该存储器地址的一低位元部分。

15.如权利要求5所述的行解码电路，其中各该行解码区块更包括多个控制信号产生单元，分别耦接对应的行解码器，各该控制信号产生单元接收多个地址参考信号，且据此输出对应的该第二控制信号。

16.如权利要求15所述的行解码电路，更包括多个地址设定单元，分别接收对应的一区块选择信号及该存储器地址的一第二部分，当各该行解码区块被选择时，各该行解码区块对应的地址设定单元受控于对应的该区块选择信号输出该存储器地址的该第二部分至对应的控制信号产生单元作为对应的该多个地址参考信号及输出低电平的预充电信号至对应的行解码区块，当各该行解码区块未被选择时，各该行解码区块对应的地址设定单元受控于对应的区块选择信号输出高电平的该地址参考信号至对应的控制信号产生单元及输出高电平的预充电信号至对应的行解码区块。