[发明专利]具有替换沟道的多栅极器件及其形成方法

说明书

相关申请的交叉援引

本申请涉及以下于2012年1月24日提交的名称为“FinFETs andMethods for Forming the Same(FinFET及其形成方法)”的普通转让和共同待决的美国专利申请第13/356,769号，据此将该申请结合于此作为参考。

技术领域

本发明涉及集成电路，具体而言，涉及多栅极器件及其形成方法。

背景技术

随着集成电路不断地按比例缩小以及对集成电路的速度的要求越来越高，晶体管需要具有更高的驱动电流并且具有更小的尺寸。因而开发出鳍式场效应晶体管(FinFET)。FinFET具有增大的沟道宽度。通过形成包括位于半导体鳍片的侧壁上的部分和位于半导体鳍片的顶面上的部分的沟道实现沟道宽度的增大。因为晶体管的驱动电流与沟道宽度成比例，所以FinFET的驱动电流增大了。

在现有的FinFET形成工艺中，首先在硅衬底中形成浅沟槽隔离(STI)区。然后使STI区凹陷以形成硅鳍片，其包括硅衬底中位于凹陷的STI区上方的部分。接下来，形成栅极电介质和栅电极。然后，例如通过使硅鳍片凹陷然后实施外延形成源极和漏极区。外延源极和漏极区的晶格常数可以不同于相应硅鳍片的晶格常数，并因此可以向FinFET的相应沟道区提供有益的应变。但是，在后续热工艺期间，可以释放应变。此外，不利的是，外延源极和漏极区中的杂质在后续热工艺期间可能扩散到沟道中。

发明内容

为了克服上述技术缺陷，一方面，本发明提供了一种器件，包括：半导体衬底；隔离区，位于所述半导体衬底中；以及鳍式场效应晶体管(FinFET)，所述FinFET包括：沟道区，位于所述半导体衬底上方；栅极电介质，位于所述沟道区的顶面和侧壁上；栅电极，位于所述栅极电介质上方；源极/漏极区；和另一半导体区，位于所述源极/漏极区和所述沟道区之间，其中，所述沟道区和所述另一半导体区由不同的半导体材料形成并且彼此基本齐平。

所述的器件还包括位于所述半导体衬底上方的半导体带，其中，所述半导体带位于所述沟道区和所述另一半导体区的下方，并且所述半导体带和所述另一半导体区由相同的半导体材料形成。

在所述的器件中，所述源极/漏极区由不同于所述沟道区的第一半导体材料和所述另一半导体区的第二半导体材料的半导体材料形成。

在所述的器件中，所述隔离区包括：第一部分，位于所述源极/漏极区的相对侧上，其中，所述隔离区的第一部分具有第一顶面；以及第二部分，位于所述沟道区的相对侧上，其中，所述隔离区的第二部分具有低于所述第一顶面的第二顶面。

在所述的器件中，所述隔离区包括：第一部分，位于所述源极/漏极区的相对侧上，其中，所述隔离区的第一部分具有第一顶面；以及第二部分，位于所述沟道区的相对侧上，其中，所述隔离区的第二部分具有低于所述第一顶面的第二顶面，其中，所述隔离区的第一顶面与所述沟道区的顶面基本齐平。

所述的器件还包括：第一层间电介质(ILD)，位于所述源极/漏极区上方；以及第二ILD，位于所述第一ILD上方，其中，所述第一ILD和所述第二ILD之间的界面与所述栅电极的顶面齐平。

所述的器件还包括：第一层间电介质(ILD)，位于所述源极/漏极区上方；以及第二ILD，位于所述第一ILD上方，其中，所述第一ILD和所述第二ILD之间的界面与所述栅电极的顶面齐平，其中，所述沟道区和所述另一半导体区之间的界面与所述栅电极的边缘基本对准。

另一方面，本发明提供了一种器件，包括：半导体衬底；隔离区，位于所述半导体衬底中；以及鳍式场效应晶体管(FinFET)，所述FinFET包括：半导体带，所述半导体带的相对边缘与所述隔离区的相对侧壁接触；半导体沟道，位于所述隔离区的顶面上方并且与所述半导体带的第一部分重叠，其中，所述半导体沟道和所述半导体带包含不同的材料；和源极/漏极区，邻近所述半导体沟道，其中，所述半导体带包括在所述半导体沟道和所述源极/漏极区之间延伸的第二部分，并且所述第二部分的边缘接触所述半导体沟道的边缘。

在所述的器件中，所述隔离区邻接所述半导体沟道的部分具有第一顶面，并且所述隔离区邻接所述源极/漏极区的部分具有高于所述第一顶面的第二顶面。

在所述的器件中，所述隔离区邻接所述半导体沟道的部分具有第一顶面，并且所述隔离区邻接所述源极/漏极区的部分具有高于所述第一顶面的第二顶面，其中，所述第二顶面与所述半导体沟道的顶面基本齐平。