[发明专利]全部在一整合蚀刻中的金属硬掩模

说明书

技术领域

本发明涉及介电层中的通孔和沟槽的形成。更具体地，本发明涉及利用沟槽金属硬掩模来形成通孔和沟槽。

背景技术

在半导体晶片处理过程中，通孔和沟槽的双镶嵌结构被蚀刻到介电层中。接着用导电材料填充该双镶嵌结构以形成触头。

发明内容

为了实现上述工艺以及根据本发明的目的，一种用于在介电层中形成导电触头的方法被提供。部分通孔(partial vias)通过通孔掩模被蚀刻到所述介电层中。沟槽通过沟槽掩模被蚀刻到所述介电层中，其中蚀刻所述沟槽完成且过蚀刻所述通孔以拓宽通孔的底部。沟槽或通孔的顶部被整圆(round)。

在本发明的另一表现中，一种用于在形成叠层的在置于置于通孔掩模下面的沟槽掩模下面的介电层中形成导电触头的方法被提供。部分通孔(partial vias)通过通孔掩模被蚀刻到所述介电层中。沟槽掩模暴露。沟槽通过沟槽掩模被蚀刻到所述介电层中，其中蚀刻所述沟槽完成并过蚀刻所述通孔以拓宽通孔的底部。沟槽或通孔的顶部被整圆到整平线(planarization line)以上。用导电材料填充所述通孔和沟槽。所述叠层被整平到所述整平线。

下面，在本发明的详细描述中，结合随后的附图，将更详细地描述本发明的这些特征以及其它特征。

附图说明

在附图中，本发明通过实施例的方式而非限制的方式进行阐释，其中类同的附图标记指代类同的元素，且其中：

图1是本发明的实施方式的高阶流程图。

图2A-2G是根据本发明的实施方式加工的叠层的示意图。

图3是沿着图2G的切割线3-3的剖视图。

具体实施方式

现在将参考附图中所示的本发明的一些优选实施方式详细描述本发明。在接下来的描述中，阐述了若干具体细节以便提供对本发明的彻底理解。然而，对本领域技术人员来说，显而易见的是，本发明可在没有这些具体细节中的一些或全部的情况下被实施。另一方面，公知的工艺步骤和结构没有被详细描述以免不必要地模糊本发明。

为方便理解，图1是本发明实施方式中所使用的工艺的高阶流程图。衬底被提供有介电层，在该介电层上放置沟槽掩模，在该沟槽掩模上放置通孔掩模(步骤104)。沟槽掩模可以是硬掩模，其中整平层将沟槽掩模与通孔掩模分开。通孔通过通孔掩模被部分蚀刻到介电层中(步骤108)。沟槽掩模暴露(步骤112)。沟槽被蚀刻到介电层中，同时通孔完成且被过蚀刻(步骤116)。过蚀刻通孔可增加通孔底部的宽度。沟槽或通孔的顶部被整圆，这在说明书和权利要求书中包括在顶角(top corner)上琢面(faceting)或使顶角倾斜(sloping)(步骤120)。用导电材料填充通孔和沟槽以形成触头(步骤124)。介电层被整平到整平目标(planarization target)(步骤128)。

实施例

在本发明的实施例中，衬底被提供有介电层，在该介电层上放置通孔掩模，在该通孔掩模上放置沟槽掩模(步骤104)。图2A是具有上面已形成接触层208的衬底204的叠层200的剖视图。在接触层208之上是蚀刻停止层或阻挡层212。在接触层208内是触头216。介电层220已被形成在蚀刻停止层212之上。在该实施例中，蚀刻停止层212是氮掺杂碳化硅(SiCN)衬垫。图案化的沟槽掩模224已被形成在介电层220之上。在该实施例中，图案化的沟槽掩模224是硬掩模。例如，图案化的沟槽掩模224是氮化钛(TiN)。整平层228被形成在图案化的沟槽掩模224之上。图案化的通孔掩模232被形成在整平层228之上。图案化的通孔掩模232可以由光刻胶或一些其它材料制成。在本发明的其它实施例中，附加层可被添加到各个层和掩模之间或者各个层可被其它层替代或者层可被移除。

通孔通过通孔掩模232被部分蚀刻到介电层220中。图2B是在通孔240已被部分蚀刻到介电层220中之后的叠层200的剖视图。在该实施例中，通孔侧壁稍微变尖细(taper)。可用于蚀刻部分通孔的配方的实例提供由C₄F₈、CF₄、N₂、Ar和O₂组成的通孔蚀刻气体。室压被维持在20到60毫托(mTorr)之间。晶片温度被维持在50℃到100℃之间。