[发明专利]用于运行处理器的方法

说明书

技术领域

本发明涉及一种用于运行处理器的方法。此外，本发明还涉及一种处理器。最后，本发明还涉及一种具有处理器的自动化设备。

背景技术

现代的处理器如今具有不止一个计算内核，并且因为它们能够真正并行地执行多个程序，而被称为多核处理器(MultiCore-Prozessoren MC)。在此过程中，每个程序在一个单独的处理器内核(Core)上运行，并且只要这个程序还在运行，它就不必与其他的程序分享这个处理器内核连同其所有的像浮点运算单元(Floating point unit，FPU)这样的子单元。

在第一个多核处理器出现之前已经存在雏形，它们虽然能够建立一定的并行性，但是没有立即并行地设置在已经存在的计算内核之外的附加的完整的计算内核。这项技术公知为超线程技术(Hyper-Threading HT)。此时，一个处理器内核由处理不同任务的单元构成。例如对此有在处理器寄存器和存储器之间交换数据的加载-存储-单元(Load-Storage-Unit LSU)，或者负责整数计算的算术-逻辑-单元(Arithmetic-Logical-Unit ALU)。

只要存在数据，这些单元甚至已经可以在具有一个处理器内核的处理器中部分地并行地工作。因此，ALU可以利用在特定的寄存器中的值工作，而LSU加载其他的寄存器或者将其传输给存储器。处理器在内部具有所谓的流水线，其中依次运行各个指令，其中，流水线的各个阶段构成了处理器中不同的单元。然而在大部分情况下，这些单元必须相互等待，因此只能部分地填充该流水线，并且没有充分利用理论上可能的计算效率。尽管HT-处理器在内部仅可以多重支配部分附加的处理器，通过它向操作系统扮演两个或者多个处理器，HT-处理器尽可能地消除了这一局限性。

因此，例如可以在具有一个处理器内核(Single-Core-Prozessor单核处理器)的处理器上近乎并行地运行两个程序。在此，每个程序包括一个指令的列表(指令队列Instruction-Queue)，这些指令必须依次运行。在单核处理器中，顺序是明确的，并且在任意多次的执行之后指令链的运行时间也总是一样的。在这种情况下，这些程序的运行是确定性地。但是在HT-处理器中，处理器在其内部混合来自两个可使用的指令列表的指令，以便尽可能最佳地填充流水线，并且实现理论上可能的总计算效率。

在许多程序中确实很好地实现了这一点，其中基于以下事实，即不是所有的单元都存在多个，所以不能实现双倍的或者n倍的效率。最重要的是像FPU这样的复杂单元在HT处理器中通常只能进行一次。如果两个进行浮点-算法的程序并行运行，那么HT处理器不比普通的单核处理器更快。但是因为这种情况通常很少见，所以HT处理器基本上能够提升计算效率。

但是，此时的缺点是，程序的运行时间不再是能预见的，因为它在很大程度上依赖于第二个程序的指令。因此，在多次运行时产生了多个不同的运行时间。在标准操作系统(通用操作系统General-Purpose-Operating-Systems，GPOS)中，因为此时程序不需要在确定的时间内完成它们的任务，判定性是没有意义的。但是，在其中也使用实时操作系统(实时操作系统，Real-Time-Operating-System，RTOS)的实时-系统的范围内，能预见的运行时间是应用程序的关键组成部分。

上述情况妨碍了在实时-系统中使用HT处理器。在许多配置中，除了实时-应用还运行非实时-应用程序，例如操作界面。相对于真正的多核处理器，HT处理器可以提供一种低成本的替代方案，以便至少非-实时-应用程序获得更高的计算效率，但是由于其对实时-应用的运行时间有很大的时间上的影响，所以不能被使用。

即使是真正的多核计算机也具有一定的局限性，一旦除了使用所有单元以多重形式存在于其中的处理器之外，还使用其他例如存储器或者外围设备的仅在整个系统中存在一次的组件，这些组件就会因此导致单个程序的彼此阻碍。

发明内容

因此，本发明的目的在于，指出一种途径，即如何可以提升处理器的效率和可靠性。