[发明专利]具有堆叠的存储器的CPU

权利要求书

1.一种多芯片封装，包括：

具有用于连接到外部装置的电接触的衬底；

在所述衬底上布置的且与所述衬底通信的CPU裸片；

所述CPU裸片包括：

占用所述CPU裸片的第一区域的多个处理器核心；以及

占用所述CPU裸片的第二区域的SRAM高速缓存；以及

在所述CPU裸片上布置的且与所述CPU裸片通信的DRAM高速缓存，

所述DRAM高速缓存包括多个堆叠的DRAM裸片，

所述多个堆叠的DRAM裸片与所述CPU裸片的第二区域基本对准；以及

所述多个堆叠的DRAM裸片基本不覆盖所述CPU裸片的第一区域。

2.根据权利要求1所述的多芯片封装，还包括：

在所述CPU裸片上布置的且与所述CPU裸片的第一区域基本对准的块状材料。

3.根据权利要求2所述的多芯片封装，其中：

所述块状材料具有与所述多个堆叠的DRAM裸片的上表面基本共面的上表面。

4.根据权利要求3所述的多芯片封装，还包括：

在所述块状材料的上表面和在所述多个堆叠的DRAM裸片的上表面上布置的芯片，所述芯片与所述CPU裸片通信。

5.根据权利要求4所述的多芯片封装，其中：

所述芯片和所述多个DRAM裸片经由硅通孔(TSV)与所述CPU裸片通信。

6.根据权利要求5所述的多芯片封装，其中至少一些TSV穿过所述块状材料。

7.根据权利要求1所述的多芯片封装，还包括在所述多个堆叠的DRAM裸片的上表面上布置的热沉。

8.根据权利要求1所述的多芯片封装，还包括在所述CPU裸片的第一区域的上表面上布置的热沉。

9.根据权利要求2所述的多芯片封装，还包括在所述块状材料的上表面上布置的热沉。

10.根据权利要求3所述的多芯片封装，还包括在所述块状材料的上表面和在所述多个堆叠的DRAM裸片的上表面上布置的热沉。

11.根据权利要求1所述的多芯片封装，还包括在所述CPU裸片上布置的且与所述CPU裸片的第一区域基本对准的至少一个裸片，所述至少一个裸片包括至少一个附加的处理器核心。

12.一种多芯片封装，包括：

具有用于连接到外部装置的电接触的衬底；

在所述衬底上布置的且与CPU裸片通信的DRAM高速缓存，所述DRAM高速缓存包括多个堆叠的DRAM裸片；

在所述衬底上布置的块状材料；以及

在所述DRAM高速缓存与所述衬底上布置的CPU裸片，所述CPU裸片与所述衬底通信，所述CPU裸片包括：

占用所述CPU裸片的第一区域的多个处理器核心；以及

占用所述CPU裸片的第二区域的SRAM高速缓存；

所述多个堆叠的DRAM裸片与所述CPU裸片的第二区域基本对准；以及

所述块状材料与所述CPU裸片的第一区域基本对准。

13.根据权利要求12所述的多芯片封装；其中：

所述块状材料具有与所述多个堆叠的DRAM裸片的上表面基本共面的上表面。

14.根据权利要求12所述的多芯片封装；其中：

所述衬底和所述多个DRAM裸片经由硅通孔(TSV)与所述CPU裸片通信。

15.根据权利要求14所述的多芯片封装，其中至少一些TSV穿过所述块状材料。

16.根据权利要求12所述的多芯片封装，还包括在所述CPU裸片的上表面上布置的热沉。

17.根据权利要求12所述的多芯片封装，还包括在所述块状材料的上表面上布置的且与所述CPU裸片的第一区域基本对准的至少一个裸片，所述至少一个裸片包括至少一个附加的处理器核心。