[发明专利]驱动器电路

权利要求书

1.一种驱动器电路，包括：

第1晶体管，连接在第1电压的线和输出端子之间；

第2晶体管，连接在所述输出端子和比所述第1电压低的第2电压的线之间；

第1控制电路，具有第1电源节点以及第2电源节点，响应于输入信号被设为第1逻辑电平的情况而将所述第1电源节点的电压提供给所述第1晶体管的控制电极，从而使所述第1晶体管导通，且响应于所述输入信号被设为第2逻辑电平的情况而将所述第2电源节点的电压提供给所述第1晶体管的控制电极，从而使所述第1晶体管截止；以及

第2控制电路，具有第3电源节点以及第4电源节点，响应于所述输入信号被设为所述第1逻辑电平的情况而将所述第4电源节点的电压提供给所述第2晶体管的控制电极，从而使所述第2晶体管截止，且响应于所述输入信号被设为所述第2逻辑电平的情况而将所述第3电源节点的电压提供给所述第2晶体管的控制电极，从而使所述第2晶体管导通，

所述第1电源节点与所述输出端子连接，

所述第3电源节点接受所述第2电压，

所述第4电源节点接受比所述第2电压低的第3电压，

所述驱动器电路还包括：

电容器，连接在所述第1电源节点以及第2电源节点之间；

开关元件，连接在所述第2电源节点以及第4电源节点之间；

第3控制电路，响应于所述输出端子的电压和所述第2电压之差的电压变得低于预定的电压的情况，使所述开关元件导通而将所述电容器充电。

2.如权利要求1所述的驱动器电路，其中，

所述第1晶体管以及第2晶体管分别是常导通型晶体管。

3.如权利要求2所述的驱动器电路，其中，

所述常导通型晶体管是由宽带隙半导体形成的n沟道FET。

4.如权利要求1至3的任一项所述的驱动器电路，其中，

所述开关元件是n沟道MOSFET。

5.如权利要求1至4的任一项所述的驱动器电路，其中，

在所述输出端子的电压和所述第2电压之差的电压低于所述预定的电压且所述输入信号为所述第2逻辑电平的情况下，所述第3控制电路使所述开关元件导通。

6.如权利要求1至5的任一项所述的驱动器电路，其中，

所述第3电压被设定为在所述第1晶体管或者第2晶体管截止的情况下能够进行所述第1晶体管或者第2晶体管的反向导通动作的电压。

7.如权利要求6所述的驱动器电路，其中，

设定所述第3电压，使得所述第1晶体管或者第2晶体管的反向导通上升电压为-1.5V～-3.0V的范围。

8.一种驱动器电路，包括：

第1晶体管，连接在第1电压的线和输出端子之间；

第2晶体管，连接在所述输出端子和比所述第1电压低的第2电压的线之间；

第1控制电路，具有第1电源节点以及第2电源节点，响应于输入信号被设为第1逻辑电平的情况而将所述第1电源节点的电压提供给所述第1晶体管的控制电极，从而使所述第1晶体管导通，且响应于所述输入信号被设为第2逻辑电平的情况而将所述第2电源节点的电压提供给所述第1晶体管的控制电极，从而使所述第1晶体管截止；以及

第2控制电路，具有第3电源节点以及第4电源节点，响应于所述输入信号被设为所述第1逻辑电平的情况而将所述第4电源节点的电压提供给所述第2晶体管的控制电极，从而使所述第2晶体管截止，且响应于所述输入信号被设为所述第2逻辑电平的情况而将所述第3电源节点的电压提供给所述第2晶体管的控制电极，从而使所述第2晶体管导通，

所述第3电源节点接受比所述第2电压高的第3电压，

所述第4电源节点接受比所述第2电压低的第4电压，

所述驱动器电路还包括：

二极管，阳极接受所述第3电压，阴极与所述第1电源节点连接；

第1电容器，连接在所述第1电源节点以及所述输出端子之间；

第2电容器，连接在所述第2电源节点以及所述输出端子之间；

开关元件，连接在所述第2电源节点以及第4电源节点之间；

第3控制电路，响应于所述输出端子的电压和所述第2电压之差的电压变得低于预定的电压的情况，使所述开关元件导通而将所述第2电容器充电。

9.如权利要求8所述的驱动器电路，其中，

所述第1晶体管以及第2晶体管分别是常截止型晶体管。