[发明专利]具有相同的指令集架构(ISA)的非对称性能多核架构

权利要求书

1.一种多核处理器，其包括：

第一多个核和第二多个核，所述第一多个核和第二多个核支持相同的指令集，其中，对于相同的所施加的工作频率和供电电压，所述第二多个核比所述第一多个核消耗更少的功率；以及

功率管理组件，所述功率管理组件用于：从其中所述第一多个核和所述第二多个核被启用的初始状态开始，对于每次对所述多核处理器的需求连续下降到低于接下来的更低阈值，禁用所述第一多个核中的附加核而不禁用所述第二多个核中的任何核直至所述第一多个核被禁用，以及对于每次对所述多核处理器的需求连续下降到低于接下来的更低阈值，禁用所述第二多个核中的附加核直至所述第二多个核中的一个核保持启用。

2.如权利要求1所述的多核处理器，其特征在于，所述第二多个核包括逻辑门，所述逻辑门具有比所述第一多个核中的相应逻辑门更狭窄的逻辑门驱动晶体管。

3.如权利要求1所述的多核处理器，其特征在于，所述第二多个核包括的逻辑门比所述第一多个核的相应逻辑门消耗更少的功率。

4.如权利要求1所述的多核处理器，其特征在于，所述第二多个核分别具有比所述第一多个核的最大工作频率低的最大工作频率。

5.如权利要求1所述的多核处理器，进一步包括在所述第一多个核、所述第二多个核和系统存储器接口之间的交换组织结构。

6.一种多核处理器的功率管理方法，包括：

操作多核处理器的各启用核，使得第一多个核和第二多个核都用相同的指令集支持各自的软件例程，其中在一组相同的所施加的供电电压和工作频率下，所述第一多个核比所述第二多个核具有更高的性能且消耗更多的功率；以及

使用功率管理组件，从其中所述第一多个核和所述第二多个核被启用的初始状态开始，对于每次对所述多核处理器的需求连续下降到低于接下来的更低阈值，禁用所述第一多个核中的附加核而不禁用所述第二多个核中的任何核直至所述第一多个核被禁用，并且随后对于每次对所述多核处理器的需求连续下降到低于接下来的更低阈值，禁用所述第二多个核中的附加核直至所述第二多个核中的一个核保持启用。

7.如权利要求6所述的方法，其特征在于，所述第一多个核的操作包括用比所述第二多个核中的相应晶体管宽度更宽的晶体管宽度驱动负载线。

8.如权利要求6所述的方法，进一步包括响应于提供给所述多核处理器的更低的需求降低所述一个核的供电电压和/或工作频率。

9.如权利要求8所述的方法，进一步包括响应于提供给所述多核处理器的更高的需求提高所述一个核的供电电压和/或工作频率。

10.如权利要求6所述的方法，进一步包括：

响应于提供给所述多核处理器更高的需求，提高所述一个核的供电和工作频率中的至少一项。

11.一种计算系统，包括：

多核处理器，其包括第一多个核和第二多个核，其中在一组相同的所施加的供电电压和工作频率下，所述第一多个核比所述第二多个核具有更高的性能且消耗更多的功率；以及

功率管理组件，所述功率管理组件被配置成用于：

操作所述多核处理器的各启用核，使得所述第一多个核和所述第二多个核都用相同的指令集支持各自的软件例程；以及

从其中所述第一多个核和所述第二多个核被启用的初始状态开始，对于每次对所述多核处理器的需求连续下降到低于接下来的更低阈值，禁用所述第一多个核中的附加核而不禁用所述第二多个核中的任何核直至所述第一多个核被禁用，并且随后对于每次对所述多核处理器的需求连续下降到低于接下来的更低阈值，禁用所述第二多个核中的附加核直至所述第二多个核中的一个核保持启用。

12.如权利要求11所述的计算系统，其特征在于，所述功率管理组件进一步被配置成用于响应于提供给所述多核处理器的更低的需求降低所述一个核的供电电压和/或工作频率。