[发明专利]用于着色器核心中着色器资源分配的策略

说明书

本发明提供了一种在加速处理设备内确定优先级的方法。所述加速处理设备包括根据预定标准处理的计算管线队列。基于优先级特征来选择所述队列，并且对选定队列进行处理，直至时间量子流逝或者具有更高优先级的队列变得可供用于处理。

背景

发明领域

本发明总体涉及计算系统。更具体地，本发明涉及用于在多个管线(pipeline)输入间分配图形处理单元资源的仲裁策略。

背景技术

最近，由于GPU的每单位功率和/或成本的典型性能，因此对将图形处理单元(GPU)用于一般计算的期望已经变得更加明显。一般来说，GPU的计算能力已以超过对应中央处理单元(CPU)平台的计算能力的速度增长。结合移动计算市场和其必需支持服务器/企业系统的开发，已经利用这种增长来提供指定的期望用户体验质量。因此，组合使用CPU和GPU来执行带有数据并行内容的工作负载正在变成一种广泛应用的技术。

然而，传统上，GPU是在受约束的编程环境中操作，仅可用于图形加速。这些约束起因于GPU不具有与CPU一样丰富的编程生态系统这一事实。因此，它们的用途一直大多局限于二维(2D)和三维(3D)图形以及已习惯于处理图形和视频应用编程接口(API)的少量前沿多媒体应用。

随着多供应商支持的和标准API和支持工具出现，GPU的应用已经不再局限于诸如传统图形等传统应用。虽然OpenCL和DirectCompute是有前景的起点，但形成创造一种允许对于大多数编程任务CPU和GPU的组合使用起来与CPU一样流畅的环境和生态系统仍存在许多障碍。

现有计算系统通常包括多个处理设备。例如，一些计算系统包括位于单独芯片上(例如，CPU可以位于主板上并且GPU可以位于图形卡上)或者在单个芯片封装中的CPU和GPU两种情况。然而，这两种布置仍包括与以下项相关的重大挑战：(i)单独的存储器系统、(ii)有效调度、(iii)提供进程间服务质量(QoS)保证、(iv)编程模型以及(v)编译成多种目标指令集体系结构(ISA)——在所有这些的同时还要使功耗最小化。

例如，分立芯片布置迫使系统以及软件体系结构针对每个处理器利用芯片到芯片接口对存储器进行存取。这些外部接口(例如，芯片到芯片)对用于协同操作异构处理器的存储器等待时间和功耗造成不利影响，同时，单独的存储器系统(即，单独地址空间)和驱动器管理共享存储器会产生变得对精细粒度卸载而言不可接受的开销。

分立芯片布置和单芯片布置两者均可以限制可发送给GPU以供执行的命令的类型。例如，计算命令(例如，物理或人工智能命令)通常无法发送给GPU以供执行。这种限制存在的原因是因为CPU可能相对较快地要求这些计算命令所执行的操作的结果。然而，由于将工作分派给当前系统中的GPU的高开销以及这些命令可能不得不排队等待有待被首先执行的其它先前发布的命令这一事实，因此将计算命令发送至GPU所引致的等待时间经常是不可接受的。

考虑到传统GPU可能未能高效执行一些计算命令，命令必须随后在CPU内执行。必须在CPU上执行命令使得CPU上的处理负担增加，并且可能妨碍总体系统性能。

虽然GPU为计算卸载提供绝佳机会，但是传统GPU可能并不适于一些多处理器环境中高效操作所期望的系统软件驱动的进程管理。这些限制可能产生若干问题。

例如，由于无法有效识别和/抢占进程，因此流氓进程可能持续任意量的时间占据GPU硬件。在其它情况下，上下文切断硬件的能力严重受到约束—在非常粗的粒度下并且仅在程序执行中非常有限的一组点处发生。这种约束存在的原因是因为保存必需的体系结构状态和微体系结构状态以恢复并且继续进程不受支持。缺少对精确异常的支持使得无法上下文切断错误作业并且在稍后点处恢复，从而导致更低的硬件使用率，因为错误线程占据硬件资源并且在错误处理期间闲置。