[发明专利]用于形成ETSOI电容器、二极管、电阻器和背栅接触部的方法和结构

说明书

相关申请的交叉引用

申请序列号为13/316,641的本申请涉及同时提交的共同受让人的申请序列号13/316,635，并且通过引用包含其全部内容。

技术领域

本公开通常涉及极薄SOI半导体器件(ETSOI)，更具体地涉及ETSOI片上电容器、结二极管、电阻器和背栅接触部，其中所有这些都构造在SOI衬底上，与ETSOI CMOS晶体管集成，并且被发现特别适用于诸如片上系统(SoC)应用等的各种应用。

背景技术

为了使ETSOI成为真正的工艺，一直致力于将ETSOI作为针对持续的CMOS缩放的器件架构，其中该架构扩展至其它半导体结构。随着各种集成电路组件的尺寸的缩小，诸如FET等的晶体管经历了性能和功耗这两方面的显著改善。这些改善在很大程度上归功于所使用的组件的尺寸的缩小，而这些缩小通常转换为电容、电阻的减小以及来自晶体管的通过电流的增大。

然而，这种在器件尺寸上的“传统”缩放所带来的性能改善近来已遭遇阻碍，并且在一些情况下，在缩放超过特定点时，甚至受到与器件尺寸的持续缩小必然相关联的泄漏电流和可变性的增加的挑战。诸如金属氧化物半导体场效应晶体管(MOSFET)等的平面晶体管特别适合用在高密度集成电路中。随着MOSFET和其它器件大小的减小，这些器件的源极/漏极区域、沟道区域和栅电极的尺寸也减小。

绝缘体上半导体(SOI)工艺使得能够形成高速浅结器件。另外，SOI器件通过减少寄生结电容来改善性能。在SOI衬底中，在单晶硅上形成由二氧化硅制成的掩埋氧化物(BOX)膜，并且在掩埋氧化物膜上形成有单晶硅薄膜。已知有制造这种SOI衬底的各种方法，这些方法其中之一是注氧隔离(SIMOX)处理，其中将氧离子注入硅衬底的期望深度以形成BOX膜。然后在通常为1300℃的高温下并且具有少量氧的惰性环境中对该衬底进行退火，以使得将该衬底的氧注入区域转换成二氧化硅。形成SOI衬底的另一方法是晶片接合，其中使具有二氧化硅表面层的两个半导体衬底在二氧化硅表面处接合到一起以在这两个半导体衬底之间形成BOX层，之后进行薄化。ETSOI，即一种完全耗尽器件，使用多数载流子在工作期间完全耗尽(FD)的超薄硅沟道。

参考图1，示出具有极薄绝缘体上半导体(ETSOI)层的绝缘体上半导体(SOI)衬底上的FET器件的现有技术例示结构。在SOI衬底的掩埋绝缘层(BOX)15上形成厚度优选为3nm～20nm的(ETSOI)层20。在ETSOI层的存在半导体的上表面上形成优选使用外延沉积处理形成的隆起型源极和隆起型漏极(RSD)40。

由于未掺杂的极薄SOI主体的电阻高，因此现有的ETSOI电容器遭受导致质量差的高的体电阻。该问题不仅局限于电容器，而且还扩展至包括电阻器、二极管和背栅接触部等的无源或有源的其它器件的整个族群。为了使ETSOI成为真正的工艺，在工业上，对于诸如片上系统(SoC)应用等的各种应用，需要与ETSOI CMOS晶体管集成的高质量的片上电容器。

发明内容

在一个方面中，本发明的实施例提供一种用于形成半导体结构的方法和结果，所述半导体结构包括集成于极薄SOI(ETSOI)晶体管中的电容器、结二极管、电阻器和背栅接触部。

在另一方面中，实施例提供通过使用金属栅极和高掺杂的隆起型栅极/漏极(RSD)所形成的电容器，所述电容器具有由作为电容器电介质的高k栅极电介质分隔的两个电极。

在另一方面中，本发明的实施例提供用于集成通过使二极管区域中的ETSOI和BOX凹进所形成的衬底的方法和结构。该衬底具有利用金属栅极作为针对例如P侧的第一端子的一个接触部的pn结二极管，二极管区域中的金属栅极接触部经由高K栅极电介质和隔离物与ETSOI和RSD区域电隔离。

在另一方面中，本发明的实施例提供通过使ETSOI和BOX凹进所形成的背栅接触部。通过使用与形成实际栅极相同的掩模来形成背栅图案。背栅接触部通过使衬底接触部与实际栅极完全自对准而受益。

在另一方面中，本发明的实施例提供位于与晶体管区域邻接的电阻器区域中的电阻器，其中在去除伪栅极之后，使ETSOI层和BOX层凹进并且形成外延生长以形成平面接触部。再次使衬底接触部与真实栅极完全自对准。

附图说明

结合附图将最佳地理解以下通过示例方式给出的并且并不意图仅将本发明限制于此的详细说明，其中相同的附图标记表示相同的元件和部件，其中：