[发明专利]具有增强的捕获的模拟锁相环

说明书

技术领域

本发明一般涉及模拟锁相环。本发明具体地涉及模拟锁相环中改善的捕获。本发明还涉及布置成用于改善的捕获的无线电电路、通信设备和通信节点。

背景技术

在模拟锁相环（PLL）领域中，其中电路的输出是振荡器信号，锁相到输入参考信号，输出信号的相位精确度高度依赖于输入鉴相器的分辨率。鉴相器应该优选地也能够在捕获期间处理大相位误差。这对于具有大输出频率范围而具有普通相位精确度要求的其中能够使用压控振荡器（VCO）的大灵敏度来覆盖该频率范围的PLL来说尤其有关。现有模拟鉴相器最常见地具有高分辨率但是无法检测大于2π弧度的相位误差。

无法检测大相位误差导致例如启动和频率切换期间捕获慢。即使相位误差是2π的若干倍数，该鉴相器也将只输出2π的部分，并指示相位误差小于其实际相位误差。应该拉动环路电压进而将VCO拉到正确频率的电荷泵将不会如其所能够实现的有效地工作。图8图示在频率切换处发往VCO的控制信号的典型行为。存在避免此问题的若干方法，其中最常用的是在捕获期间切换到较大带宽的PLL。

US 6,281,712和US 2008/061888中提供了此类解决方案的示例。US 6,281,712公开一种鉴相器电路，其在高频处工作且具有对鉴相器信号的分频版本执行操作的操控电路。该鉴相器通过在至操控电路的两个输入端口处添加分频器来实现操控。Us 2008/061888公开一种多环路PLL电路，其具有用于生成第一控制电流的第一环路和用于生成第二控制电流的第二环路。对反馈时钟信号提供双分频功能。第二参考时钟信号的频率高于第一参考时钟信号的频率。由第一环路的第一相位/频率检测器将第一参考时钟信号与反馈时钟信号的其中之一比较，以及由第二环路的第二相位/频率检测器将第二参考时钟信号与反馈时钟信号中的另一个比较。

US 6,442,225公开一种用于数据恢复的多锁相环，其生成并经由多相位VCO输出多组控制信号，多相位VCO生成多个多相位时钟信号以用于检测数据信号的跃变边沿。由此提供一种没有死区（dead zone）的多锁相环。

用于更快速捕获的另一种方法是在VCO中环路滤波器或电容开关的基于查询表的预充电。将VCO频率特征的初始测量存储在表中，并后来在切换频率时使用。以此方式，频率捕获可以几乎是瞬间的，但是这在切换之后需要锁相时段。

常用于具有大输出频率范围且对输出相位精确度有严苛要求的PLL的快速捕获的第三种方法包括VCO的数字校准。将环路滤波器电压保持恒定，并且在捕获期间以数字电路替代模拟环路。当实现锁相时，再次切换回模拟环路以实现相位精确度。捕获期间使用的数字环路具有非常大的带宽以加速建立。

上文描述的这些方法不同程度地改善建立时间，但是仍存在其缺点。在建立期间切换到较大带宽的最常用的方法通常通过增加电荷泵电流来实现，这获得更大的环路增益。但是，这需要一些附加的测量和电路，以便不致于产生环路的不稳定性，例如切换到较小环路滤波器调零（zeroing）电阻。但是，可用的电荷泵电流仍未得以非常有效地使用。查询表方法的一个问题可能在于，它需要启动时的初始状态，其中测量VCO的特征并将其存储在查询表中。

所提到的捕获期间进行数字校准的方法可能非常快速，且对于需要VCO的数字控制的PLL，还将VCO调谐曲线分割成若干个以获得较小的灵敏度，这是优选方法。虽然显然这需要大量数字硬件，环路滤波器预充电电路以及对于只有模拟调谐的PLL，需要添加VCO的数字可控制性。

对于纯模拟PLL，仍需要改进捕获。

发明内容

本发明的目的在于至少缓解上述问题。本发明所基于的理解是，除了模拟PLL的传统鉴相器外能够引入又一个鉴相器，这能够检测PLL捕获期间2π的整数倍的相位误差。检测到的相位误差控制又一个电荷泵，该又一个电荷泵向环路滤波器泵入电流，基本与检测到的相位误差成比例。该又一个电荷泵能够具有比布置有传统鉴相器的电荷泵泵入更大电流的能力。该又一个电荷泵能够利用不如主电荷泵精确的电流源来实现，因此一定不会占用大面积。

当实现锁相时，可以断开该又一个鉴相器和电荷泵以便不致于与主鉴相器和电荷泵相干扰，这可以在捕获期间启用或不启用。为了简化，可以在捕获期间使用与稳态期间相同的环路参数，或者如果期望进一步改善的建立速度，可以使用带宽开关。