[发明专利]SiC单晶、SiC晶片以及半导体器件

说明书

技术领域

本发明涉及SiC单晶、SiC晶片以及半导体器件，进一步详细地说，涉及位错密度比以往低的SiC单晶、和由这样的SiC单晶制造的SiC晶片以及半导体器件。

背景技术

SiC(碳化硅)为人所知的有具有六方晶系晶体结构的高温型(α型)、和具有立方晶系晶体结构的低温型(β型)。SiC与Si相比，所具有的特征是不仅耐热性高，而且具有宽的带隙(band gap)，绝缘击穿电场强度较大。因此，由SiC单晶构成的半导体作为代替Si半导体的下一代功率器件的候选材料而为人们所期待。特别地，α型SiC与β型SiC相比，由于带隙较宽，因而作为超低电力损耗功率器件的半导体材料而引人注目。

作为α型SiC的主要的晶面，具有{0001}面(下面也将其称为“c面”)、和垂直于{0001}面的{1-100}面以及{11-20}面(下面也将它们总称为“a面”)。

一直以来，作为得到α型SiC单晶的方法，为人所知的有c面生长法以及a面生长法。在此，所谓“c面生长法”，是指将以c面或者相对于c面的偏置角(offset angle)在规定范围的面为生长面而露出的SiC单晶用作籽晶，并采用升华再析出法等方法使SiC单晶在生长面上生长的方法。另外，所谓“a面生长法”，是指将以a面或者相对于a面的偏置角在规定范围的面为生长面而露出的SiC单晶用作籽晶，并使SiC单晶在生长面上生长的方法。

为了实现高性能的SiC功率器件，降低在SiC器件中产生的漏电流和抑制耐压的降低是必须条件(参照非专利文献1)，从而需要降低成为其原因的SiC单晶中的位错密度。

作为SiC单晶中存在的位错，有显微缩孔(micropipe)、贯通型螺旋位错、基底面位错、贯通型刃型位错等。其中，显微缩孔由于SiC单晶的高品质化技术的发展，目前正在被消灭，所以贯通型螺旋位错、基底面位错、贯通型刃型位错正在成为下一个降低对象。在这3种位错中，基底面位错的大部分和贯通型刃型位错都具有{0001}面内方向的柏氏矢量(表示位错线周围的原子不一致的取向的矢量)。因此，这些位错是一边维持晶格畸变方式、一边在晶体中改变方向而能够相互转换的位错。因此，单凭降低基底面位错或者贯通型刃型位错之中的任一方，一般地说，这些将招致另一方的位错的增大。

这一现象也得到专利文献1的证实。在该文献中，记载着如果在基底面位错密度：10000个/cm²、刃型位错密度：10000个/cm²的晶片上使单晶生长，则基底面位错密度成为：500个/cm²，刃型位错密度成为19500个/cm²，以基底面位错的降低换了取刃型位错的增加。因此，使用这样的晶体，难以制作高性能的SiC器件。

该文献与本发明的气相法不同，是采用溶剂外延法(液相法)得到的晶体。另一方面，位错线为人所知的是柏氏矢量一方面守恒，而另一方面其方向发生变化(柏氏矢量守恒定律)。根据该柏氏矢量守恒定律，基底面位错密度减小、相应地刃型位错密度增大的原则并不取决于气相法和液相法等制造方法，不会发生改变。

最近，为了抑制双极性器件的正向劣化，特别对于在外延生长中将基底面位错转换成贯通型刃型位错进行了许多的尝试(非专利文献2)，但结果是如前述那样增大的贯通型刃型位错可能导致漏电流的增大(非专利文献1)。

我们沿c面、以及与c面垂直的面切出采用在a面上反复生长后进行c面生长的所谓反复a面生长(RAF)法(专利文献2)而得到的晶体，并根据这些X射线形貌图像进行了3维位错的结构解析(非专利文献3)。之所以能够进行这样的位错结构的解析，主要的理由是采用RAF法使晶体中的位错密度降低，与以往的SiC相比，可以得到清晰的位错图像。然而，作为功率器件用SiC单晶，基底面位错密度和贯通型刃型位错的密度依然较高。

现有技术文献

专利文献

专利文献1：日本特开2010-089983号公报

专利文献2：日本特开2003-119097号公报

非专利文献

非专利文献1：H.Fujiwara et al.,Mater.Sci.Forum Vol.679-680(2011),pp.694-697

非专利文献2：B.Kallinger et al.,Mater.Sci.Forum Vol.645-648(2010),pp.299-302