[发明专利]闪存系统

说明书

相关申请的交叉引用

本申请要求2011年9月23日提交的美国临时专利申请号61/538,540和2012年4月25日提交的美国专利申请号13/455,780的优先权权益，这两个专利申请的内容通过引用被全部并入本文。

技术领域

当前的实施方式总地涉及非易失性存储器。

背景技术

闪存是广泛用作消费电子设备例如数字照相机和便携式数字音乐播放器)的大容量存储器的常用类型的非易失性存储器。当前可用的闪存芯片的密度在大小上可高达几千兆字节(GB)，其适合于用在流行的USB闪存驱动器中，因为一个闪存芯片的大小较小。闪存的另一新兴的应用是固态驱动器,其用于代替在膝上型和桌上型计算机中使用的传统硬盘驱动器。这些应用一般使用具有有限寿命的多层单元(MLC)闪存装置。单层单元(SLC)闪存装置的其它类型的闪存也用在应用中用于可靠的数据存储。与MLC闪存装置比较，SLC闪存装置的缺点是成本。

发明内容

在第一方面中，提供了用于对配置成每物理行存储多达N个数据页的每单元多位(MBC)闪存装置编程的方法，N是大于1的整数。该方法包括发出一组编程命令，用于将多个数据页编程到闪存装置的具有至少一个物理行的子段。这组编程命令被限制为对从与至少一个物理行中的每个对应的所有可能的逻辑页地址中选择的逻辑页地址子集寻址。该方法还包括响应于在编程命令中的逻辑页地址子集来将少于N个页编程到闪存装置的至少一个物理行中的每个。根据本实施方式，该方法还包括在发出这组编程命令之前访问包含闪存装置的每个子段的存储模式信息的映射表，其中访问映射表包括选择具有部分MBC存储模式的子段，其中在该部分MBC存储模式中每物理行存储少于N个数据页。

本方法还可包括选择与部分MBC存储模式对应的逻辑页地址子集，且与至少一个物理行中的每个对应的所有可能的逻辑页地址包括以下方页地址开始并以上方页地址结束的连续页地址。逻辑页地址的子集可包括下方页地址一直到在至少一个物理行中的每个的上方页地址和下方页地址之间的中间页地址。可选地，逻辑页地址的子集可只包括至少一个物理行中的每个的下方页地址。

在第一方面的另一实施方式中，发出一组编程命令包括：重复地提供编程命令分组，每个编程命令分组包含多个数据页中的一页和逻辑页地址子集中的一个逻辑页地址；以及提供用于将多个数据页中的M个页编程到闪存装置的一个物理行的M个编程命令分组，其中M是小于N的整数值。可选地，发出一组编程命令包括重复地提供用于将多个数据页中的一页编程到闪存装置的一个物理行的一个编程命令分组。

在第一方面的另一实施方式中，该方法还包括在发出这组编程命令之前接收主机请求以在部分MBC存储模式中对多个数据页编程。在又一实施方式中，该方法还包括在发出这组编程命令之前接收主机请求以在完全MBC存储模式中对多个数据页编程，确定子段的MBC编程/擦除周期的最大数量已被达到，以及选择配置成在完全MBC存储模式中对多个数据页编程的另一子段，并将所述子段设置到部分MBC存储模式。在这个当前的实施方式中，完全MBC存储模式包括每单元两位存储模式，而部分MBC存储模式包括每单元一位存储模式。

在第二方面中，提供了包括存储器控制器的系统。存储器控制器配置成发出编程命令，该编程命令被限制为对从与存储装置的每个物理行对应的所有可能的逻辑页地址中选择的逻辑页地址子集寻址。存储器装置包括配置成每物理行存储最多N个数据页的每单元多位(MBC)存储器装置，其中N是大于1的整数。存储器装置还配置成响应于从存储器控制器接收的编程命令中的逻辑页地址子集来针对每物理行编程少于N个页。在本实施方式中，存储器控制器包括用于存储与存储器装置的子段对应的元数据的映射表，其中映射表配置成包括每个子段的存储模式信息以及与每个子段的存储模式相关联的地址绑定信息。

在本实施方式中，存储器控制器包括用于访问映射表并响应于映射表的元数据提供编程命令的控制电路。每个编程命令包括数据页、用于选择存储器装置的子段和该子段内的物理行的地址信息以及将在物理行中被编程的该数据页的逻辑页地址。在本实施方式中，存储器装置配置成每物理行存储最多N＝2页，且每物理行的两页中的每页通过上方页地址和下方页地址是可寻址的，其中上方页地址具有第一最低有效位，而下方页地址具有不同于所述第一最低有效位的第二最低有效位。根据本方面的另外的实施方式，存储器装置的子段包括存储块、存储块的子块或存储块的物理行。