[发明专利]在非传导表面上形成传导图像的方法

说明书

相关申请交叉引用

本申请涉及(1) 2011年8月19日以William Wismann的名义提交的美国临时专利申请61/525662、(2) 2011年12月9日以William Wismann的名义提交的美国临时专利申请61/568736并且要求具有这些申请的优先权，以及(3)是2012年2月23日以William Wismann的名义提交的美国专利申请13/403797的继续申请，所有申请通过引用结合于本文中，就好象其全文在此陈述了一样。

技术领域

本发明涉及电子器件制造领域。

背景技术

非传导或电介质表面上的传导图像在今天的技术驱动世界中是普遍存在的。此类情况的最广为人知的示例可能是在实际上所有电子器件中存在的集成电路。集成电路从一系列的照相和化学处理步骤形成，电路通过这些步骤逐渐在诸如硅晶片等电介质衬底上形成。

典型的晶片由生长成直径高达300毫米，称为晶棒的单晶柱形块的极纯硅制成。晶棒随后被切片成大约0.75毫米厚的晶片，并且被抛光以得到极其光滑平面表面。

晶片上电路的形成要求进行许多步骤，这些步骤能够归类为两大部分：前段工序(FEOL)处理和后段工序(BEOL)处理。

FEOL处理指直接在硅中电路的形成。裸晶圆先要进行外延生长，超纯硅晶在晶片上的生长，其中，晶体模仿衬底的定向。

在外延生长后，前端表面工程一般由传统上为硅酸盐玻璃(SiO2)的栅电介质的生长、栅极的图案化、源极和漏极区域的图案化及掺杂物的随后植入或扩散以获得所需互补电属性的步骤组成。在动态随机存取存储器(DRAM)器件中，存储电容器也在此时制造，一般堆叠在存取晶体管的上方。

一旦各种半导体器件已形成，它们便必须互连以形成所需电路，这包括工序的BEOL部分。BEOL涉及形成由电介质层隔离的金属互连导线。绝缘材料传统上是硅酸盐玻璃SiO₂的形式，但其它低介电常数材料也能够使用。

金属互连导线经常包括铝。在称为消减铝的布线方案中，将铝的覆盖膜沉积、图案化和蚀刻以形成导线。随后，在暴露的导线上沉积电介质材料。通过在绝缘材料中蚀刻称为通路的孔洞并且在孔洞中沉积钨，将各种金属层互连。由于互连级别的数量小，因此，此方案仍在诸如DRAM等存储器芯片的制造中使用。

最近以来，随着互连级别的数量由于现在在现代微处理器中需要互连的大量晶体管而增大，布线中的定时延迟已变得重要，从而促进布线材料从铝更改到铜以及从二氧化硅到更新的低K材料。结果不但是增强了性能而且也降低了成本，这是因为在镶嵌处理替代了消减铝技术，由此消除了几个步骤。在镶嵌处理中，电介质材料作为覆盖膜沉积，随后被图案化和蚀刻，留下孔洞或沟槽。在单个镶嵌处理中，随后在薄屏障膜环绕的孔洞或沟槽中沉积铜，从而产生填充通路或导线。在双镶嵌技术中，沟槽和通路均在铜的沉积之前制造，同时形成通路和导线，从而进一步降低处理步骤的数量。称为铜屏障种(CBS)的薄屏障膜是防止铜扩散到电介质中所必需的。理想的屏障膜是尽可能薄。由于存在的过多屏障膜与可用铜线横截面竞争，因此，最薄连续屏障的形成代表了今天在铜处理中最大持续挑战之一。

随着互连级别的数量增大，要求进行以前层的平面化以确保在随后光刻前有平坦表面。在不进行此操作的情况下，级别将变得越来越弯曲，并且延伸到可用光刻的焦深，从而干扰图案化的能力。CMP（化学机械平面化）是实现此类平面化的一种处理方法，但如果互连级别的数量低，则有时仍采用干法回蚀。

上述过程虽然具体相对于硅芯片制造描述，但对于大多数类型的印刷电路、印刷电路板、天线、太阳能电池、太阳能薄膜、半导体及诸如此类相当普通。如能够看到的一样，该过程是减去的；即，通常为铜的金属均匀沉积在衬底表面上，并且随后去除不需要的金属，即，不包括最终电路的某一部分的金属。多个加成过程为人所熟知，这些过程解决了与减去过程相关联的一些问题，但产生了其自己的问题，其中重要的一个问题涉及将形成的传导层粘合到衬底。

需要的是具有其它加成过程的所有优点但展示到衬底的改进粘合属性，用于集成电路制造的加成过程。本发明提供了一种此类加成过程。

发明内容

因此，一方面，本发明涉及一种在表面上形成传导层的方法，包括：

活化非传导衬底表面的至少一部分；

应用磁场到表面；

在表面的活化部分的至少一部分上沉积金属配位络合物；

消除磁场；

将金属配位络合物暴露在电磁辐射下；

将金属配位络合物还原成元素金属；