[发明专利]配线缺陷检查方法、配线缺陷检查装置、配线缺陷检查程序以及配线缺陷检查程序记录介质

说明书

技术领域

本发明涉及适于形成于液晶显示器、有机EL显示器中使用的TFT（Thin film transistor：薄膜晶体管）阵列基板或者太阳能电池面板等半导体基板的配线的缺陷检测的配线缺陷检查方法、配线缺陷检查装置、配线缺陷检查程序以及配线缺陷检查程序记录介质。

背景技术

一般地，在液晶面板的制造工序中，通过TFT阵列工序、单元工序以及模块工序等制造液晶面板。其中在TFT阵列工序中，在透明基板上，平行地配设有作为TFT的扫描线发挥功能的多条栅极线，并且与栅极线正交地配设有作为信号线发挥功能的多条源极线，用保护膜覆盖后，形成透明电极。然后，进行阵列检查，检查电极或者配线有无短路。

例如，在专利文献1中公开了关于使用红外线辐射源检测基板的短路缺陷的红外线检查的技术。图14是该文献中示出的薄膜晶体管基板缺陷检查/修正装置300的整体构成图。该薄膜晶体管基板缺陷检查/修正装置300能通过利用施加电压前后的检查对象基板301的差分图像，检测由于通电而发热的基板的配线部和短路缺陷部的红外线图像，根据线状或者点状的发热图案或缺陷的位置、缺陷的数量等切换施加电压、检测位置、透镜、红外线检测器303等而检测发热的配线，从而确定缺陷位置。

另外，在专利文献2中公开了通过以电的方式检查来检测配置在基板上的多种配线间的短路，在检测到短路的情况下实施红外线检查来确定短路位置的方法。以电的方式检查是指在配线间施加电压，测量电阻值。如果电阻值不是无限大，有电流流过，则判断为有短路。或者在配线间施加电压，测量电流值，如果电流不为0，则判断为有短路。

现有技术文献

专利文献

专利文献1：日本公开专利公报“特开平6-207914号公报（平成6年7月26日公开）”

专利文献2：日本公开专利公报“特开平2-64594号公报（平成2年3月5日公开）”

发明内容

发明要解决的问题

然而，在上述专利文献2中示出的通过测量配置在基板上的多种配线间的电阻来检查配线间的短路的方法中，在开始电阻测量后，测量值会发生变动，到稳定并结束为止会花费时间。这起因于在电子部件或者电子电路中存在由其物理结构产生的设计者不想要的电容成分即寄生电容。

例如，图15中示出电阻测量的情况的一般的等效电路。寄生电容作为与电容器312的电荷容量值相当的电容而被记载。电阻311的电阻值为与电容器312并联连接的电阻成分。电阻315的电阻值为与电容器312串联连接的电阻成分。在此，测量电阻311和电阻315的电阻的总值。于是，通过基板上的接近的配线、配线和配线之间的绝缘层能产生静电电容，对电阻测量的工作有影响。

具体地说，在图15中闭合开关313，电源314施加电压并开始电阻测量的情况下，在刚闭合开关313之后有寄生电容，因此尽管电阻311有电阻值，仍会以看起来电容器312的两端的节点316和节点317短路的方式流过电流。最初电流流过电容器312，接着电流流过电容器312和电阻311，当电容器312充电结束时，电流只流过电阻311。该现象称为介电吸收，介电吸收结束后，能准确地测量电阻311和电阻315的电阻的总值。

另外，由于另外的配线间的电阻测量或静电，电容器312事先都会稍微带电，因此，根据即将进行电阻测量之前的电容器312的充电量，有时到介电吸收结束为止的时间会发生变动，电阻测量所需要的总测量时间会产生偏差。当测量时间有偏差时，要么预计到介电吸收结束为止的时间较长而进行测量，要么必须基于过去的测量数据，按所花费的最长测量时间进行各个测量。因此，有1次所花费的检查时间较长，检查效率降低的问题。

本发明是鉴于上述问题点而完成的，其目的在于提供在TFT阵列基板等半导体基板的缺陷检测中，能抑制测量时间的偏差，以适当的测量时间准确且效率良好地检查缺陷的配线缺陷检查方法、配线缺陷检查装置、配线缺陷检查程序以及配线缺陷检查程序记录介质。

用于解决问题的方案

本发明的配线缺陷检查方法是进行半导体基板的配线短路部的检测的配线缺陷检查方法，其特征在于，进行如下工序：预短路工序，使检查对象的配线的端子间短路；以及电阻值测量工序，在上述预短路工序之后，测量上述检查对象的配线的电阻值，由此判断有无上述配线短路部。